王曉鋮，曹菲，南澤昊

杭州電子科技大學(xué) 電子信息學(xué)院，浙江 杭州 310018

如今電子元件不斷追求微型化，器件尺寸從2012年的22 nm不斷縮小到2014年的14 nm、2016年的10 nm、2018年的7 nm和2020年的5 nm[1]。自130 nm技術(shù)節(jié)點以來，銅以其優(yōu)良的低電阻率和電遷移電阻代替鋁成為互連材料的主流[2-4]。銅具有電阻率較低、抗應(yīng)力強(qiáng)、抗遷移能力強(qiáng)等特點，因此是絕佳的互連材料。但銅也有明顯的缺點：與其他金屬相比銅原子的擴(kuò)散能力強(qiáng)[5]，銅在相當(dāng)?shù)偷臏囟认聰U(kuò)散到襯底而嚴(yán)重影響器件性能[6-7]。通常會插入阻擋層來解決銅的擴(kuò)散問題，然而，隨著特征尺寸的減小，要求阻擋層的厚度也要隨之減小。傳統(tǒng)的薄膜生長技術(shù)很難實現(xiàn)制備極薄且均勻的有效阻擋層，因此新型的阻擋層自形成技術(shù)被廣泛研究。為找到合適的合金元素已經(jīng)進(jìn)行了大多數(shù)研究工作，困難在于尋找合適的元素以形成熱穩(wěn)定的阻擋層同時保證較低的互連電阻率[8]。本文通過直流磁控濺射在襯底上淀積一層銅釩合金薄膜，由于銅具有較高的抗電遷徙能，故經(jīng)過退火處理后銅合金中的釩元素將自行擴(kuò)散至合金薄膜和襯底硅間交界處聚集，釩元素在界面處聚集形成薄膜能夠有效阻止銅與硅之間相互擴(kuò)散。這個方法中銅合金薄膜的性質(zhì)和銅互連結(jié)構(gòu)體系性質(zhì)密切相關(guān)，影響濺射出的合金薄膜的結(jié)構(gòu)和性能的制備參數(shù)有許多。因此，尋找最佳的制備參數(shù)便是制備合金薄膜阻擋層的重要問題。本文研究濺射功率、濺射氣壓、靶基距對合金薄膜及互連體系性能的影響。

1 實驗材料準(zhǔn)備與測試方法

1.1 樣品制備

本實驗采用真空磁控濺射技術(shù)。薄膜濺射是在以SiO2/Si作為襯底、摻雜2at.%釩的銅合金為靶材，以惰性氣體氬氣為保護(hù)氣體下制備的。襯底是由單晶硅片去除油污、有機(jī)物，用稀釋的HF酸去除氧化層并清潔吹干后氧化生長一層80 mm的氧化層SiO2。濺射前應(yīng)先將濺射室氣壓抽至1×10-5Pa以下，并通入保護(hù)氣體氬氣至濺射室內(nèi)氣壓達(dá)到所需氣壓值，設(shè)置濺射功率和靶材、基片兩者間距離到實驗所需數(shù)值。預(yù)濺射一段時間去除靶材表面油污，同時保證襯底潔凈。薄膜制備完成后進(jìn)行退火處理，退火過程中要保證真空度在1×10-3Pa左右，以防止銅合金薄膜的二次氧化。

1.2 測試方法

采取控制制備參數(shù)變量分別制備不同的銅釩合金薄膜，退火后分別通過X射線光電子能譜儀XPS分析各元素縱向成分占比、四探針法測量電阻率、制備MOS結(jié)構(gòu)并測量其伏安特性曲線判斷漏電情況這3種方法來對Cu(V)薄膜和Cu(V)/SiO2/Si結(jié)構(gòu)的阻擋擴(kuò)散性能進(jìn)行研究，從而尋找最佳制備銅合金薄膜的參數(shù)。其中通過XPS分析Cu(V)/SiO2/Si結(jié)構(gòu)體系中各元素縱向成分占比，觀察是否在界面發(fā)生釩元素聚集現(xiàn)象，同時銅與硅是否發(fā)生相互擴(kuò)散來判斷阻擋性能；采用四探針法測量Cu(V)/SiO2/Si結(jié)構(gòu)體系的電阻率，若銅與硅之間發(fā)生擴(kuò)散形成Cu3Si，會導(dǎo)致Cu(V)/SiO2/Si體系電阻率迅速升高，因此可以根據(jù)電阻率判斷薄膜阻擋效果；銅元素擴(kuò)散進(jìn)入襯底中會導(dǎo)致SiO2/Si層可以導(dǎo)電，因此MOS結(jié)構(gòu)測量伏安特性曲線檢測Cu(V)/SiO2/Si體系的漏電情況可以判斷阻擋層性能的優(yōu)劣。

2 結(jié)果與討論

2.1 制備參數(shù)對Cu(V)/SiO2/Si體系的縱向成分的影響

圖1～圖3分別為不同濺射氣壓、濺射功率和靶基距下制備的合金薄膜經(jīng)400℃退火后由XPS分析出的各元素縱向成分占比。圖1在濺射氣壓較低或較高時釩元素在銅與硅間都不會發(fā)生明顯的聚集，說明摻雜元素釩未在銅合金薄膜與襯底交界形成阻擋薄膜。同時可以看出有較多的銅元素擴(kuò)散到二氧化硅層，由此表明此時薄膜并未形成有效的阻擋層。當(dāng)濺射氣壓0.5 Pa、濺射時間1 100 s左右時釩元素明顯聚集，由濺射時間可知此時處于SiO2層表面。同時由元素占比可以看到明顯的界限，表明該條件下銅與襯底之間擴(kuò)散極低，薄膜的阻擋性能優(yōu)秀。

圖1 不同濺射氣壓下Cu(V)/SiO2/Si體系退火后各元素縱向成分占比

圖2顯示在濺射功率為60 W、120 W時，銅合金與襯底界面處均未發(fā)生明顯的釩元素聚集，銅與硅發(fā)生相互擴(kuò)散，所以在這2種功率下，均未形成有效的擴(kuò)散阻擋層。這是由于低濺射功率導(dǎo)致到達(dá)襯底的粒子數(shù)量少概率較低，同時到達(dá)襯底時的能量較低[9]，高濺射功率下到達(dá)襯底時粒子能量高，容易二次濺射因而薄膜疏松易擴(kuò)散。而當(dāng)濺射功率為90 W時，釩在銅與硅界面間聚集，銅與硅之間未發(fā)生相互擴(kuò)散，由此表明該體系形成了有效的擴(kuò)散阻擋層，該阻擋層性能優(yōu)秀。

圖3顯示當(dāng)靶基距為40 mm、80 mm時，銅元素的縱向占比均較大，且有較多擴(kuò)散到了二氧化硅層，同時合金元素釩在銅膜與硅邊界未發(fā)生明顯的聚集，由此可見形成的薄膜性能較劣；而當(dāng)靶基距為60 mm時，摻雜元素釩在銅合金與二氧化硅界面處發(fā)生明顯的聚集，釩元素的聚集有利于阻止銅擴(kuò)散進(jìn)入襯底中。

圖3 不同靶基距下Cu(V)/SiO2/Si體系退火后各元素縱向成分占比

2.2 制備參數(shù)對Cu（V）薄膜電阻率的影響

圖4～圖6為濺射氣壓、濺射功率、靶基距隨退火溫度升高銅釩合金薄膜的電阻率的變化曲線。圖4中在不同的濺射氣壓下退火溫度為常溫時，電阻率分別為8.5 μΩ·cm、7.9 μΩ·cm和9.4 μΩ·cm，均遠(yuǎn)大于純銅薄膜的電阻率。這是由于釩摻雜形成有缺陷晶格結(jié)構(gòu)，使得電阻率偏高。當(dāng)濺射氣壓較低時，單位體積內(nèi)氬原子數(shù)量少導(dǎo)致濺射出的粒子不易與其碰撞，粒子能量損失少。到達(dá)襯底時能量過高造成二次濺射，損壞薄膜完整性導(dǎo)致表面粗糙，由于肖特基勢壘作用使得電阻率增大。隨著濺射氣壓增大，單位體積內(nèi)氬原子的數(shù)量增多，濺射粒子容易與氬原子發(fā)生碰撞，到達(dá)襯底能量減少使薄膜均勻，電阻率減少；當(dāng)濺射氣壓過高時，沉積原子到達(dá)襯底時能量過低，薄膜晶粒尺寸小，裂紋和孔洞等缺陷增加[10]。晶粒細(xì)化及缺陷均導(dǎo)致對電子輸運(yùn)過程中散射增加，使薄膜電阻率增加，因此希望濺射氣壓盡量小[11]。隨著退火溫度的增加，合金薄膜的結(jié)構(gòu)中的缺陷彌補(bǔ)，釩元素析出使得銅釩合金薄膜摻雜元素釩含量降低從而電阻率降低。在濺射氣壓為0.1 Pa和0.9 Pa，退火溫度過高會使銅與襯底硅間發(fā)生較輕擴(kuò)散，形成了少量Cu3Si，因此電阻率會略微上升。

圖4 不同濺射氣壓下銅釩薄膜電阻率

圖5中濺射功率為60 W時，由于功率過低，濺射出的粒子到達(dá)襯底時能量低、速率緩慢導(dǎo)致沉積速率慢、結(jié)構(gòu)疏松、孔洞較多等問題。結(jié)構(gòu)疏松和孔洞多使得釩元素進(jìn)入銅薄膜導(dǎo)致合金電阻率升高；濺射功率增加，到達(dá)襯底表面的粒子能量增大、速率升高，高的形核速率易于形成細(xì)密的薄膜組織，因此有益于得到細(xì)密的晶體和光滑的表面[12]，此時的電阻率最低；當(dāng)濺射功率過高時，到達(dá)襯底時會造成二次濺射，破壞合金薄膜的致密性導(dǎo)致表面粗糙，由于肖特基勢壘的作用使得電阻率增大。隨退火溫度的增加，釩元素從薄膜析出使得薄膜摻雜元素釩含量降低從而電阻率降低。因此在濺射功率為90 W時，且退火溫度在400 ～500 ℃下形成最優(yōu)的阻擋層。

圖5 不同濺射功率下銅釩薄膜電阻率

圖6顯示在常溫下，當(dāng)靶基距為40 mm時，濺射出的銅原子運(yùn)動距離過短，其與氬原子的非完全彈性碰撞次數(shù)較少，能量損失不多，到達(dá)襯底時仍有足夠能量造成二次濺射，損壞薄膜的致密性導(dǎo)致有較多釩摻雜從而電阻率升高；靶基距增加，濺射出的銅原子運(yùn)動時間、距離增加，其與氬原子發(fā)生非完全彈性碰撞幾率增加，到達(dá)襯底時的能量減小、速率降低，沉積出的薄膜致密。在60 mm靶基距下達(dá)到最小電阻率7.9×10-6Ω·cm。靶基距過高會使到達(dá)襯底時能量過低，造成沉積的合金薄膜疏松，銅薄膜中會摻雜較多的釩元素，導(dǎo)致電阻率升高。隨著退火溫度的增加，釩元素從薄膜析出使得薄膜摻雜元素釩含量降低導(dǎo)致電阻率降低。當(dāng)退火溫度大于400 ℃，靶基距分別為40 mm、80 mm時，由于薄膜的性能較劣，導(dǎo)致銅與襯底間發(fā)生輕微擴(kuò)散，電阻率升高。

圖6 不同靶基距下銅釩薄膜電阻率

2.3 制備參數(shù)對Cu（V）薄膜電阻率的影響

不同條件下制備的Cu(V)/SiO2/Si體系薄膜經(jīng)退火后不同程度的銅元素會擴(kuò)散進(jìn)入SiO2/Si中，形成Cu3Si，SiOx/Cu3Si/Cu電極具有較高的反應(yīng)活性和更好的電化學(xué)性能[13]，摻雜Cu3Si可以顯著地提高電子電導(dǎo)率[14]，從而導(dǎo)致不同程度的漏電，MOS電容器的伏安特性曲線便是通過漏電電流的大小判斷銅元素的擴(kuò)散程度，從而反映出薄膜的阻擋性能。阻擋層性能的優(yōu)劣與金屬的抗電遷移性能密切相關(guān)，而銅具有電阻率低、導(dǎo)熱性好、熱膨脹系數(shù)小等性能[15]，因此以銅為主要成分的薄膜為極大集成電路的理想材料。

圖7為濺射氣壓為0.1 Pa、0.5 Pa和0.9 Pa下Cu(V)/SiO2/Si體系薄膜的伏安特性曲線。濺射氣壓為0.1 Pa時的漏電電流I值最高，濺射氣壓為0.5 Pa時漏電電流值最低。0.5 Pa與0.1 Pa在電壓為1.0 MV/cm時兩者的漏電電流相差將近100倍。一方面由于在該濺射條件下，形成抗遷移能力強(qiáng)的致密銅合金薄膜，較強(qiáng)的抗遷移能力使得銅擴(kuò)散的程度低。另一方面，釩元素大量析出至襯底表面形成較優(yōu)秀的阻擋層，阻擋銅進(jìn)入SiO2/Si中。因此從漏電情況可以判斷出0.5 Pa濺射氣壓下阻擋層的性能最優(yōu)。

圖7 不同濺射氣壓下Cu(V)/SiO2/Si MOS電容結(jié)構(gòu)漏電測試

圖8為濺射功率分別為60 W、90 W和120 W下Cu(V)/SiO2/Si體系的伏安特性曲線。當(dāng)濺射功率較高與較低時，MOS結(jié)構(gòu)測量出的漏電電流均較大，表明薄膜中的銅有較大程度發(fā)生了擴(kuò)散。當(dāng)濺射功率為90 W時MOS結(jié)構(gòu)測量出的漏電電流最小，說明此時的MOS結(jié)構(gòu)最為穩(wěn)定，結(jié)合XPS分析各元素縱向成分占比可知銅只有極少擴(kuò)散到SiO2/Si體系中形成Cu3Si。所以當(dāng)形成的Cu3Si越少、反應(yīng)活性越低和電化學(xué)性能越弱。由此表明在濺射氣壓為90 W條件下形成的阻擋層性能最為優(yōu)秀。

圖8 不同濺射功率下Cu(V)/SiO2/Si MOS電容結(jié)構(gòu)漏電測試

圖9為靶基距分別為40 mm、60 mm和80 mm下Cu(V)/SiO2/Si體系薄膜的伏安特性曲線。在電壓為1.0 MV/cm下，靶基距分別為40 mm、80 mm時的漏電電流約為靶基距為60 mm時的漏電電流值的1 000倍。這是由于在靶基距為60 mm時銅擴(kuò)散進(jìn)入二氧化硅的量極少，形成的Cu3Si最少，電流通過SiO2/Si結(jié)構(gòu)體系最少，因此該體系在靶基距為60 mm性能最優(yōu)。

圖9 不同靶基距下Cu(V)/SiO2/Si MOS電容結(jié)構(gòu)漏電測試

3 結(jié)論

1)在制備條件為濺射氣壓0.5 Pa、濺射功率90 W、靶基距60 mm下濺射銅釩合金薄膜，經(jīng)400 ℃退火后，XPS分析下Cu(V)/SiO2/Si結(jié)構(gòu)體系的各元素縱向成分占比可看出釩元素在襯底聚集，有效阻止銅與硅間的相互擴(kuò)散；

2)四點探針法測量出薄膜的電阻并通過薄膜厚度求解薄膜電阻率，退火后釩元素含量的降低使銅合金電阻率降低，而釩元素從銅合金薄膜中析出在界面處聚集阻擋銅擴(kuò)散進(jìn)入SiO2/Si的薄膜，使得退火后電阻率并沒明顯上升；

3) MOS結(jié)構(gòu)的伏安特性曲線表明在此制備條件下退火后體系漏電電流最低，薄膜的阻擋擴(kuò)散性能最優(yōu)。