任 建，郭國(guó)發(fā)，張本全，鄭艷娜

（沈陽工業(yè)大學(xué)信息科學(xué)與工程學(xué)院，沈陽 110870）

1 引言

在5G毫米波通信技術(shù)的發(fā)展中，具有高效率和良好線性度的功率放大器對(duì)無線收發(fā)機(jī)至關(guān)重要。好的線性度和高的效率才能保證好的傳輸能力，基于這一點(diǎn)，近年來國(guó)內(nèi)外學(xué)者對(duì)于功率放大器（PA）都取得了不錯(cuò)的研究進(jìn)展。例如Daniel等人提出了一種cascode調(diào)制的CMOS工藝E類PA，采用0.18μm CMOS工藝，在2.2 GHz下輸出，實(shí)現(xiàn)了功率18dBm，功率附加效率（PAE）僅達(dá)35%[1]。Nasser等人實(shí)現(xiàn)了一種高線性、高性能的推挽放大器，采用模擬和開關(guān)兩部分，模擬提供所需要的線性度，開關(guān)保證整體的效率水平[2]。Alsuraisry等人提出了一種工作頻率為5.3 GHz的高效率低成本E類功率放大器，通過選擇一種RF的扼流電感，來實(shí)現(xiàn)在保持緊湊電路尺寸的同時(shí)來提高效率,可實(shí)現(xiàn)最大PAE也才42%[3]。針對(duì)現(xiàn)有研究的不足，在此通過65 nm CMOS工藝設(shè)計(jì)一款工作在5 GHz頻率下的E類功率放大器。

2 理論與方法

如圖1所示是一個(gè)傳統(tǒng)的零電壓式E類PA結(jié)構(gòu)。它由NMOS功率管、并聯(lián)電容、射頻扼流圈、LC串聯(lián)諧振網(wǎng)絡(luò)和一個(gè)50Ω的交流負(fù)載所組成[4]。與D類、F類的功率放大器類似，MOS管可以等效為一個(gè)開關(guān)和電阻的串聯(lián)，受輸入信號(hào)控制。不考慮其它因素影響，漏極的輸出電壓與輸入電流不會(huì)同時(shí)出現(xiàn)，理論上電

圖1 傳統(tǒng)零電壓式E類功率放大器

源提供的功率將全部轉(zhuǎn)化為輸出功率。實(shí)際的電路典型效率會(huì)比D類和F類PA稍微大一些。電路中并聯(lián)電容C0包括MOS管和寄生電容；射頻電感L0足夠大，可減小電流紋波和交流信號(hào)對(duì)直流供電電源的影響。LC串聯(lián)諧振網(wǎng)絡(luò)諧振在基頻，起到對(duì)輸出信號(hào)整流濾波的作用，保留基頻信號(hào)分量并傳輸?shù)浇涣麟娮枭?，獲得所需的功率。

輸出LC串聯(lián)諧振網(wǎng)絡(luò)滿足下式:

電感值越大，品質(zhì)因數(shù)Q值就越高，選頻特性就越好但帶寬也越??；電感值越大，自諧振頻率會(huì)越小，當(dāng)自諧振頻率小于要求的工作頻率時(shí)，就會(huì)失去

電感特性，等效為一個(gè)電容。電路中射頻電感與并聯(lián)電容值分別由下二式?jīng)Q定：

3 電路設(shè)計(jì)與分析

3.1 E類PA整體電路設(shè)計(jì)

基于上述理論，設(shè)計(jì)在第一級(jí)采用三級(jí)級(jí)聯(lián)的D類功率放大器作為驅(qū)動(dòng)級(jí)，來實(shí)現(xiàn)功率管開關(guān)狀態(tài)快速轉(zhuǎn)換；第二級(jí)用自給偏置c ascode結(jié)構(gòu)減小E類功率管的擊穿電壓。整體設(shè)計(jì)結(jié)構(gòu)如圖2所示。

圖2 E類功率放大器整體電路圖

為了使功率級(jí)MOS管能更好地工作在開關(guān)狀態(tài)下，選取的驅(qū)動(dòng)器需要將輸入信號(hào)放大到足夠大，并且將輸入的正弦波信號(hào)轉(zhuǎn)換成方波信號(hào)。本設(shè)計(jì)預(yù)期輸出飽和功率要大于15 dBm，功率增益要大于15 dB。可知預(yù)期輸出功率與功率增益是比較大的，單憑一級(jí)E類的功率放大器很難達(dá)到，因此采用兩級(jí)放大器結(jié)構(gòu)，以獲得足夠大的輸出功率，再通過優(yōu)化輸入輸出匹配，最終實(shí)現(xiàn)高增益、高效率及良好的線性度。

多增加一級(jí)功率放大器，會(huì)導(dǎo)致電路總功耗增加，影響電路的效率。本次設(shè)計(jì)中要求的輸出功率比較大，而電路的功耗主要發(fā)生在功率級(jí)放大電路，所以相比驅(qū)動(dòng)級(jí)的功耗就小很多，從而對(duì)整體電路的影響可忽略不計(jì)。同時(shí)，為了防止驅(qū)動(dòng)級(jí)電路及功率級(jí)電路通過供電電路互相影響造成電路的不穩(wěn)定，在設(shè)計(jì)中對(duì)功率級(jí)電路與驅(qū)動(dòng)級(jí)電路分別采用Vdd1和Vdd2電源進(jìn)行供電。

3.2 電路仿真與分析

設(shè)計(jì)中電源電壓Vdd1與Vdd2為2.5 V，偏置電壓Vbia為394.6 mV。使用Cadence軟件Spectre進(jìn)行仿真。S參數(shù)仿真結(jié)果如圖3如示。在5 GHz下，測(cè)得小信號(hào)增益S21為46.5 dB；在1.6 GHz～5.5 GHz的頻率范圍內(nèi)，該功放的增益均大于44 dB，表明設(shè)計(jì)具備良好的增益性能和平坦度。

圖3 S參數(shù)仿真曲線

功放的效率是衡量放大器將直流電源消耗的功率轉(zhuǎn)換為射頻輸出功率的能力。對(duì)功率附加效率PAE的仿真曲線如圖4所示，E類PA的功率附加效率為46.5%左右，展現(xiàn)出對(duì)傳統(tǒng)結(jié)構(gòu)的性能提升。

圖4 PAE仿真曲線

隨著輸入功率Pin的不斷增加，PA的輸出功率Pout在開始時(shí)呈線性增加，但當(dāng)Pin增加到某一點(diǎn)時(shí)，Pout不再隨Pin線性增加，而是得到壓縮，直到進(jìn)入飽和區(qū)，仿真曲線如圖5。從仿真可知飽和輸出功率值約為18.2 dBm。

圖5 輸出飽和功率仿真結(jié)果

將所設(shè)計(jì)PA的性能與相關(guān)文獻(xiàn)的數(shù)據(jù)進(jìn)行對(duì)比，對(duì)比結(jié)果如表1所示。從表中可以看出，65 nm CMOS工藝設(shè)計(jì)與其他工藝相比，在效率上具有一定的優(yōu)勢(shì)，輸出飽和功率也較高。

表1 各文獻(xiàn)設(shè)計(jì)性能對(duì)比

4 結(jié)束語

通過采用65 nm CMOS工藝設(shè)計(jì)了一種工作在5 GHz的E類功率放大器，為了使其具有良好的輸出能力，改用驅(qū)動(dòng)及電路和E類放大器組成兩級(jí)放大，從而提高了功率放大器的增益。采用分別電源供電的形式，減小了主功率級(jí)和驅(qū)動(dòng)級(jí)電路的影響，在保持電路穩(wěn)定性的同時(shí)，也減小了損耗，提升了功率效率。所設(shè)計(jì)的E類PA最終達(dá)到了高的效率和增益，同時(shí)具有良好的線性度，對(duì)后續(xù)的PA研究具有一定的參考價(jià)值。