徐玉杰，任玉明，張 楠

（中國航空工業(yè)集團(tuán)公司西安航空計算技術(shù)研究所，陜西 西安 710065）

0 引言

隨著綜合化處理技術(shù)的進(jìn)一步發(fā)展，一臺通信偵察設(shè)備對外交聯(lián)信息通路的種類和數(shù)量越來越多，為了更好地對這些信息通路進(jìn)行管理，這些交聯(lián)信息通路被集成到一個接口模塊上實(shí)現(xiàn)。在XX系統(tǒng)中負(fù)責(zé)為子系統(tǒng)提供對外通信接口的接口模塊，是一個典型的高度集成化的接口模塊，該接口模塊內(nèi)部集成了FC、MBI、以太網(wǎng)、422、SPI等不同速率和不同形式的接口。本文主要從系統(tǒng)結(jié)構(gòu)、設(shè)計方案和硬件設(shè)計方面介紹該接口模塊的設(shè)計與實(shí)現(xiàn)。該接口模塊的結(jié)構(gòu)設(shè)計符合通用化設(shè)計要求。

1 SRIO簡介

SRIO是Serial Rapid IO的簡稱，該總線是面向嵌入式系統(tǒng)開發(fā)提出的高可靠、高性能、基于包交換的新一代高速互聯(lián)技術(shù)，于2004年被國際標(biāo)準(zhǔn)化組織(ISO）和國際電工協(xié)會(IEC）批準(zhǔn)為ISO/IECDIS 18372標(biāo)準(zhǔn)。SRIO總線廣泛應(yīng)用于嵌入式的基礎(chǔ)設(shè)施的應(yīng)用中，常見的應(yīng)用包括多處理器互連、存儲器網(wǎng)絡(luò)設(shè)備中的存儲器映射、存儲子系統(tǒng)和通用計算平臺［1］。SRIO協(xié)議是一個包含物理層、傳輸層和邏輯層3層結(jié)構(gòu)的協(xié)議。其中，物理層定義電氣特性、鏈路控制、低級錯誤管理、底層流控制數(shù)據(jù)；傳輸層定義包交換、路由和尋址機(jī)制；邏輯層定義總體協(xié)議和包格式?？梢詫?shí)現(xiàn)最低引腳數(shù)量，采用DMA傳輸，支持復(fù)雜的可擴(kuò)展拓?fù)洌帱c(diǎn)傳輸；可選的1.25 Gbps、2.5 Gbps、3.125 Gbps、5 Gbps和6 Gbps 5種速度能滿足不同應(yīng)用需求，是未來十幾年中嵌入式系統(tǒng)互聯(lián)的最佳選擇之一［2］。

2 方案設(shè)計

本文所設(shè)計的接口模塊可與SRIO總線架構(gòu)的處理器模塊協(xié)同工作，與處理器模塊之間通過兩個SRIO主機(jī)接口進(jìn)行通信；接口模塊上集成了多種接口，其中FC接口、MBI接口和千兆以太網(wǎng)電接口是通信偵察設(shè)備子系統(tǒng)對外接口；422接口、SPI接口等為該子系統(tǒng)內(nèi)部控制接口。接口模塊的系統(tǒng)結(jié)構(gòu)如圖1所示。

圖1 接口模塊的系統(tǒng)結(jié)構(gòu)

3 系統(tǒng)硬件設(shè)計

3.1 FC接口

光纖通道(FC）以其高帶寬、低延時、強(qiáng)可靠性、拓?fù)浣Y(jié)構(gòu)靈活等特點(diǎn)成為新一代航空電子系統(tǒng)的主干網(wǎng)絡(luò)［1］，各分系統(tǒng)為了接入主干網(wǎng)，需要在分系統(tǒng)中提供FC接口，本設(shè)計中為使FC接口滿足智能化、低功耗、高可靠、易升級的設(shè)計要求，選擇含內(nèi)嵌處理器的FPGA為設(shè)計核心，完成通信協(xié)議、收發(fā)幀調(diào)度、數(shù)據(jù)收發(fā)管理等功能，設(shè)計通用的FC接口硬件電路，并配置主機(jī)接口為SRIO接口，F(xiàn)C接口功能架構(gòu)如圖2所示。FC接口電路的核心器件為FPGA，該芯片包含豐富邏輯資源、提供多路高速串行通信接口GTX，可滿足FC接口的設(shè)計需要。外部通過光電轉(zhuǎn)換芯片實(shí)現(xiàn)FC光信號的收發(fā)。提供一路調(diào)試串口，采用FPGA內(nèi)部的UART控制器與外部電平轉(zhuǎn)換芯片實(shí)現(xiàn)。

圖2 FC接口電路

3.2 MBI接口

該方案中MBI接口采用FPGA＋SoC 1553B的方法實(shí)現(xiàn)，其技術(shù)成熟且硬件電路較少，對FPGA的資源要求不高。SoC芯片內(nèi)部集成了處理器，具有實(shí)時時鐘(RTC）、看門狗(WDT）、時間間隔計時器(DT）功能的片上系統(tǒng)，可實(shí)現(xiàn)GJB289A-97中規(guī)定的RT功能，主機(jī)接口配置為SRIO接口。MBI接口功能架構(gòu)如圖3所示。

圖3 MBI接口電路

3.3 千兆以太網(wǎng)SerDes接口與電接口的轉(zhuǎn)換

以太網(wǎng)技術(shù)是目前使用最為廣泛的局域網(wǎng)技術(shù)，它具有技術(shù)先進(jìn)價格低廉及使用靈活等特點(diǎn)，在實(shí)際應(yīng)用的計算機(jī)網(wǎng)絡(luò)中占有超高的市場份額［5］。隨著技術(shù)的發(fā)展，數(shù)據(jù)速率的提升，以太網(wǎng)技術(shù)也在一步步發(fā)展，從最初的100 Mb/s發(fā)展到1 000 Mb/s，同時其傳輸介質(zhì)也不斷更新?lián)Q代換代。因此，不同傳輸介質(zhì)接口之間的轉(zhuǎn)換也非常普遍。

在該系統(tǒng)中，千兆以太網(wǎng)交換設(shè)備集成在處理器模塊中，接口數(shù)量受限，在系統(tǒng)調(diào)試過程需要調(diào)試網(wǎng)口(電接口）與外部計算機(jī)進(jìn)行通信，為了不增加額外以太網(wǎng)接口，本設(shè)計中處理器模塊與接口模塊之間的千兆以太網(wǎng)數(shù)據(jù)通路在系統(tǒng)調(diào)試過程中作為調(diào)試網(wǎng)口使用，同時在接口模塊中完成以太網(wǎng)SerDes接口與電接口的轉(zhuǎn)換，這樣即可實(shí)現(xiàn)與外部計算機(jī)通信，調(diào)試完成后通過更改FPGA邏輯將該接口用于數(shù)據(jù)傳輸。這樣一路以太網(wǎng)接口同時具備調(diào)試與數(shù)據(jù)傳輸?shù)墓δ埽葴p少了千兆以太網(wǎng)接口數(shù)量又實(shí)現(xiàn)了千兆以太網(wǎng)SerDes接口與電接口轉(zhuǎn)換。

該方案通過物理層芯片與FPGA之間的互聯(lián)，實(shí)現(xiàn)千兆以太網(wǎng)SerDes接口與電接口的轉(zhuǎn)換，該轉(zhuǎn)換對FPGA邏輯資源要求不高，且該普通的FPGA均提供嵌入式以太網(wǎng)MAC核，符合IEEE Std 802.3標(biāo)準(zhǔn)［4］，因此和MBI接口共用一片F(xiàn)PGA。其硬件設(shè)計的關(guān)鍵在于元器件之間的接口互連，圖4為關(guān)鍵元器件接口互聯(lián)的示意圖。

圖4 接口轉(zhuǎn)換

該以太網(wǎng)接口轉(zhuǎn)換電路硬件設(shè)計較為復(fù)雜，但方案中兩個以太網(wǎng)物理層芯片均與FPGA相連，實(shí)際使用過程中可根據(jù)需求靈活調(diào)整數(shù)據(jù)通路。

3.4 離散量接口

為了提高該接口模塊的通用性，本設(shè)計增加了一些常用的低速通用接口，如422、SPI等，這些接口功能較為簡單，對邏輯的需求不高，滿足對通信偵察子系統(tǒng)內(nèi)部信號進(jìn)行管理的能力和對標(biāo)準(zhǔn)4線制MLVDS電平SPI信息進(jìn)行接收、處理、發(fā)送的能力。

4 實(shí)驗與驗證

對本文所設(shè)計的接口模塊進(jìn)行功能和性能的測試驗證，搭建了測試驗證平臺，如圖5所示。

圖5 驗證平臺

將該接口模塊與配套的處理器接入背板，從前面板分別將FC接口和MBI接口接入FC及MBI總線仿真測試設(shè)備，以太網(wǎng)作為調(diào)試接口接入計算機(jī)。使用FC及MBI總線仿真測試設(shè)備，通過FC，MBI總線及以太網(wǎng)接口向接口模塊發(fā)送數(shù)據(jù)，接口模塊中對數(shù)據(jù)進(jìn)行轉(zhuǎn)換后分別發(fā)送給對應(yīng)的SRIO主機(jī)接口和以太網(wǎng)接口，配套的處理器模塊接收到數(shù)據(jù)后將數(shù)據(jù)直接返回，數(shù)據(jù)通過接口模塊的FC，MBI總線及以太網(wǎng)接口到達(dá)FC及MBI總線仿真測試設(shè)備，在測試設(shè)備中對數(shù)據(jù)進(jìn)行比較。

5 結(jié)語

經(jīng)過具體的工程應(yīng)用驗證，該設(shè)計所描述的接口模塊工作穩(wěn)定可靠，功能性能達(dá)到了設(shè)計的預(yù)期目的。同時，該接口模塊可通過底板與任何留有SRIO總線接口的處理器配套使用，接口模塊中接口豐富，具有一定的通用化和模塊化意義。