杜澤晨，張一杰，張文婷，安運(yùn)來，唐新靈，杜玉杰，楊 霏，吳軍民

（全球能源互聯(lián)網(wǎng)研究院有限公司先進(jìn)輸電技術(shù)國家重點(diǎn)實(shí)驗(yàn)室，北京 102209）

1 引言

隨著我國的能源占比和能源消費(fèi)方式由以化石能源為主轉(zhuǎn)變?yōu)橐噪娔?、氫能等清潔能源為主[1-2]，2020年9 月，習(xí)近平主席在聯(lián)大宣布：中國將采取更加有力的政策和措施，二氧化碳排放力爭于2030 年前達(dá)到峰值，努力爭取2060 年前實(shí)現(xiàn)碳中和。2021 年3 月，中央財經(jīng)委員會第九次會議提出構(gòu)建以新能源為主體的新型電力系統(tǒng)[3]。

碳化硅（SiC）禁帶寬、臨界擊穿場強(qiáng)大、熱導(dǎo)率高，是第三代半導(dǎo)體的典型代表，SiC 材料、器件已經(jīng)列入國家“十四五”科技規(guī)劃，其具有電壓高、損耗低、耐高溫工作等優(yōu)勢，對于電力電子裝備高效化、小型化具有重要作用[4-5]。

SiC 材料的這些優(yōu)良特性，需要通過封裝來實(shí)現(xiàn)功率和信號高效可靠的連接，才能在電力電子裝備中得到完美展現(xiàn)，而傳統(tǒng)的硅基器件封裝技術(shù)在應(yīng)用于SiC 器件時面臨著如寄生電感過高和高溫下性能退化等問題。本文總結(jié)了幾種低寄生電感封裝技術(shù)及高溫封裝技術(shù)，并對SiC 器件在新能源電力系統(tǒng)中的發(fā)展進(jìn)行了分析和展望。

2 低寄生電感封裝技術(shù)

2.1 芯片無應(yīng)力封裝

為降低高壓SiC 模塊的寄生電感，同時消除芯片表面的應(yīng)力，全球能源互聯(lián)網(wǎng)研究院提出了一種寄生電感極低的封裝結(jié)構(gòu)ZPOC（Zero Pressure on Chip）[6]封裝，ZPOC 封裝示意圖如圖1 所示；隨后聯(lián)研院采用ZPOC 封裝結(jié)構(gòu)，基于正向參數(shù)匹配與芯片并聯(lián)，研制了6.5 kV/100 A SiC SBD 器件；結(jié)合SiC SBD 串聯(lián)技術(shù)，實(shí)現(xiàn)6 支器件串聯(lián)，研制了39 kV/100 A SiC SBD組件，并在24 kV 換流閥功率模塊中得到應(yīng)用。

圖1 ZPOC 封裝示意圖[6]

應(yīng)用ZPOC 封裝技術(shù)的模塊使用了焊接與壓接相結(jié)合的封裝形式，具有雙面散熱、易于串聯(lián)、電磁兼容等優(yōu)勢，可以有效降低模塊在封裝過程中引入的寄生電感，經(jīng)實(shí)驗(yàn)測得封裝寄生電感為3.56 nH，對改善模塊的開關(guān)特性具有顯著優(yōu)勢。

2.2 三維（3D）封裝

3D 封裝（示意見圖2）技術(shù)將SiC 模塊的上橋臂直接疊加在下橋臂，上下疊加后可以減小橋臂中點(diǎn)的連接線（見圖3），該封裝技術(shù)可將模塊寄生電感降至1 nH 以下[7-8]。

圖2 3D 封裝示意圖[7]

圖3 采用3D 封裝的SiC 器件[8]

2010 年格勒諾布爾電氣工程實(shí)驗(yàn)室VAGNON[9]利用3D 封裝技術(shù)搭建了單相400 V/40 A 高頻（HF）整流器及Buck 變換器模塊。實(shí)驗(yàn)結(jié)果表明采用3D 封裝技術(shù)后IGBT 在關(guān)斷時僅有10%的電壓過沖，且在導(dǎo)通時幾乎沒有欠壓。因此3D 封裝技術(shù)可以基本消除共源極電感，同時共模電流也得到了很好的抑制。

2015 年，歐洲研發(fā)中心的REGNAT[10]提出了一種基于印刷電路板（PCB）嵌入式芯片技術(shù)的新型3D 封裝。利用PCOC（片上電源）技術(shù)將SiC MOSFET 芯片嵌入PCB 內(nèi)部實(shí)現(xiàn)較低的電感路徑和共模電容。

文獻(xiàn)[10]搭建了如圖4 所示的模塊，該模塊具有30 mm×30 mm×2 mm 厚的PCB，上下表面為105 μm銅平面，模塊邊緣有16 個去耦電容。為了在阻抗測量期間對開關(guān)狀態(tài)下的換向單元進(jìn)行建模，在前環(huán)和后環(huán)中未填充的芯片位置通孔的加和減端之間實(shí)現(xiàn)了短路。測量連接器位于兩個自由邊上，因此只需反轉(zhuǎn)模塊即可測量前換向環(huán)路和后換向洛普阻抗。測量結(jié)果為前環(huán)的功率環(huán)路電感為0.23 nH，后環(huán)的電感為0.21 nH，因此采用嵌入式芯片技術(shù)的PCOC 模塊可實(shí)現(xiàn)緊湊、高密度的功率模塊，同時可大幅降低回路的寄生電感，使其適用于具有快速導(dǎo)通和關(guān)斷時間的寬禁帶半導(dǎo)體器件（如SiC 等）。

圖4 帶嵌入式芯片的PCOC 模塊[10]

3D 封裝技術(shù)消除了模塊中的鍵合線，可以有效提高器件的功率密度，充分發(fā)揮SiC 器件的高頻優(yōu)勢。同時采用3D 封裝技術(shù)可以降低回路的寄生電感值，減小模塊體積，從而推進(jìn)電力電子器件走向高頻、高效、高功率密度。

2.3 DBC+PCB 混合封裝

傳統(tǒng)焊接型模塊封裝使用覆銅陶瓷板(Direct Bonded Copper, DBC)，芯片只能在表面上布局，大電流回路面積使得降低模塊的寄生電感變得非常困難。因此CPES、華中科技大學(xué)等[11-12]將DBC 工藝和PCB板相結(jié)合，在芯片上通過鍵合線的連接方式引到PCB板上，這樣可以直接在PCB 層間實(shí)現(xiàn)控制換流回路，通過減小模塊電流回路來減小寄生電感參數(shù)。

弗吉尼亞理工大學(xué)的陳正[13]等人采用如圖5 所示的DBC+PCB 混合封裝的橫截面結(jié)構(gòu)，使用多層PCB來代替原有的聚酰亞胺-銅。通過切割PCB 來嵌入半導(dǎo)體芯片，使得PCB 和器件都可以連接到相同的DBC 基板上，隨后使用鍵合線將器件的頂部電極連接到PCB 上的頂部銅排。

圖5 混合封裝的橫截面結(jié)構(gòu)[13]

與傳統(tǒng)工藝相比，DBC+PCB 混合封裝具有許多優(yōu)點(diǎn)。1）封裝的PCB 層可以采用標(biāo)準(zhǔn)的PCB 制造工藝[14]，并且可以在單個回流焊工藝中與半導(dǎo)體芯片一起焊接到基板上，這大大簡化了混合模塊的制造工藝。2）通過增加電路板的銅層和使用通孔、盲孔甚至埋孔通孔，可以在PCB 上實(shí)現(xiàn)更復(fù)雜的布線，使得開關(guān)電流路徑可以更靈活地控制，同時提供了在模塊中嵌入柵極驅(qū)動器電路的可能性[15]。3）混合封裝技術(shù)通過減小電流回路面積來降低寄生電感參數(shù)。混合模塊的寄生電感僅為分立式TO-247 封裝方式的10%～20%。同時與傳統(tǒng)的引線鍵合模塊相比，環(huán)路電感降低35%，模塊體積減小約40%。

華中科技大學(xué)的黃志召[16]設(shè)計(jì)了如圖6 所示的混合模塊，該結(jié)構(gòu)包括AlN 陶瓷基板、FPC 和SiC 芯片。芯片通過FPC 上的窗口焊接在底層DBC 上以提升散熱能力；芯片和FPC 同時焊接在DBC 上，芯片的上表面電極經(jīng)由鍵合線連接在FPC 上，通過過孔來連接FPC 的上下層銅箔。由于換流回路經(jīng)過的導(dǎo)體存在于FPC 的不同導(dǎo)體層，且電流流向相反形成互感抵消回路；采用薄FPC 增強(qiáng)互感作用，從而可極大地降低主回路的寄生電感。

圖6 DBC+PCB 混合封裝的SiC 模塊[16]

該混合模塊通過下管換流回路的阻抗測試結(jié)果，由該結(jié)果計(jì)算出主回路總電感為3.8 nH。同時開通關(guān)斷的du/dt分別為37.38 V/ns 和37.65 V/ns，可證明使用DBC+PCB 混合封裝技術(shù)降低了模塊驅(qū)動回路的寄生電感和共源電感。

兩種混合封裝形式均可以有效降低模塊的寄生電感參數(shù)并提升模塊的散熱能力。

2.4 適用于單芯片的翻轉(zhuǎn)貼片封裝

目前商業(yè)化的SiC 功率芯片多為垂直型芯片，因此基于BGA 的封裝技術(shù)，阿肯色大學(xué)的SEAL 團(tuán)隊(duì)[17]提出了一種適用于單芯片的翻轉(zhuǎn)貼片封裝技術(shù)，將芯片背面電極通過金屬連接件翻轉(zhuǎn)到和芯片正面電極同一平面，使用焊錫固定各自電極（見圖7）。

圖7 采用翻轉(zhuǎn)貼片封裝的單芯片[17]

翻轉(zhuǎn)貼片封裝省去了鍵合線和功率端子，可以有效降低模塊的體積，從而減小封裝中的材料成本。與常用的TO-247 封裝相比，該封裝的體積減小至原體積的7.02%，導(dǎo)通電阻降低24%。

2.5 柔性PCB+雙面燒結(jié)混合封裝

雙面燒結(jié)技術(shù)[18]與傳統(tǒng)的芯片焊接和引線鍵合組件相比可靠性更高。塞米控公司的KASKO[19]通過柵極和源焊盤布局、柵極焊盤位置和隔離、柵極電阻和芯片金屬化的調(diào)整，組裝了如圖8 所示的具有極低電感（1.4 nH）的新型1200 V/400 A SiC MOSFET 模塊。

圖8 柔性PCB+雙面燒結(jié)混合封裝的SiC 器件[19]

混合封裝模塊中芯片和柔性箔的DBC 間的寄生電感為0.45 nH，柔性箔到帶有螺旋彈簧的直流母線的連接間的寄生電感為0.85 nH。

柔性PCB+雙面燒結(jié)混合封裝與相同功率等級的傳統(tǒng)模塊相比，總寄生電感下降91.3%。而在動態(tài)特性方面，混合封裝模塊開通關(guān)斷過程中的du/dt和di/dt分別為53 kV/μs 和67 kA/μs。同時與相同功率等級的62 mm IGBT 模塊相比，混合封裝模塊的總開關(guān)損耗僅為IGBT 模塊的20%。

2.6 平面互連技術(shù)

為降低器件的導(dǎo)通電阻和寄生電感，西門子公司開發(fā)了平面互連技術(shù)SiPLIT （Siemens Planar Interconnect Technology）[20]。采用平面互連技術(shù)的SiC器件如圖9 所示。

圖9 采用平面互連技術(shù)的SiC 器件[20]

與引線鍵合方式相比，平面互連技術(shù)的芯片接觸面積高達(dá)90%，并提供了更大的橫截面。因此，采用平面互連技術(shù)芯片的封裝電阻降低了25%；此外與引線鍵合跨越的環(huán)路相比，互連的共面結(jié)構(gòu)僅覆蓋了很小的電流環(huán)路區(qū)域，從而使互連的寄生電感降低了50%。SiPLIT 技術(shù)能夠克服厚鋁線鍵合帶來的性能和可靠性限制。實(shí)驗(yàn)結(jié)果證明該技術(shù)可以有效降低封裝中的電阻、電感和熱阻，并有效改善EMI 性能。

3 高溫封裝技術(shù)

3.1 雙面散熱技術(shù)

雙面封裝工藝通過在模塊芯片上下表面均焊接DBC 板或者使用銀燒結(jié)技術(shù)將芯片一面與DBC 焊接、另一面連接鋁片來實(shí)現(xiàn)更好的散熱。雙面封裝技術(shù)不僅可以改善電路板邊緣場強(qiáng)分布，還可以降低EMI 及橋臂中點(diǎn)的對地寄生電容，因而在新能源電動車內(nèi)部的模塊中有著較強(qiáng)的應(yīng)用需求[21]。

株洲中車的王彥剛等[22-23]研發(fā)了具有雙面冷卻的650 V/600 A SiC 半橋DSC 汽車電源模塊，將功率芯片的兩側(cè)粘合到具有隔離能力的平面部件上，金屬墊片直接粘合在芯片頂部，粘接界面通過焊接或銀燒結(jié)工藝形成。與單面冷卻無底板模塊相比，熱阻減少了30%。

田納西大學(xué)的YANG 等[24]設(shè)計(jì)了一種具有雙面散熱的低寄生電感SiC 功率模塊（如圖10 所示），采用島式基板布局，與傳統(tǒng)封裝相比，新封裝的功率環(huán)路電感從6.59 nH 降低到2.6 nH，降幅達(dá)到60%以上。

圖10 采用雙面散熱的低寄生電感功率模塊[24]

CREE 的LIANG[25]設(shè)計(jì)了如圖11 所示的雙面散熱模塊，兩個冷板（冷卻器）直接粘合到這些基板外部，從而允許模塊雙面集成散熱。采用相位橋接線電氣拓?fù)浣Y(jié)構(gòu)的電源開關(guān)采用面朝上/面朝下互連配置。與傳統(tǒng)模塊相比，這一模塊將這些寄生效應(yīng)相關(guān)的損耗降低了75%，模塊組件的雙面散熱將比熱電阻率降低到0.33 cm2·℃/W，與傳統(tǒng)模塊相比降低了38%。該模塊的電流密度達(dá)到220 A/cm2，達(dá)到傳統(tǒng)模塊的1.52倍。

圖11 采用雙面散熱的電源模塊[25]

與傳統(tǒng)封裝相比，雙面散熱技術(shù)的優(yōu)點(diǎn)在于可以有效降低模塊的熱阻，從而提升模塊的散熱能力及電流密度；進(jìn)而可以有效降低系統(tǒng)中散熱組件的體積，提升系統(tǒng)整體的功率密度。

3.2 低壓燒結(jié)工藝+銅線鍵合技術(shù)

SiC 的高溫特性在帶來諸多便利的同時，也對封裝材料和工藝提出了新的要求。丹佛斯公司的HAUMANN[26]提出了一種低壓燒結(jié)工藝實(shí)現(xiàn)芯片連接，工藝上通過金屬化、頂部連接的金屬緩沖板（丹佛斯鍵合緩沖器DBB）以及銅線鍵合3 種創(chuàng)新解決方案來實(shí)現(xiàn)。其中低壓燒結(jié)過程為：在連接部件間涂上銀漿，隨后施加壓力，在致密銀層和連接件（例如DCB基板）之間產(chǎn)生穩(wěn)固的連接；其次，采用銅線鍵合使電流容量增加37%。應(yīng)用該技術(shù)的400 V/150 A 模塊功率循環(huán)能力提高了1.5 倍，達(dá)到600000 次循環(huán)，極大地提升了模塊的可靠性。

目前常用錫片或錫膏作為芯片和DBC 板間的連接劑，其工藝成熟簡單，但焊錫的熱導(dǎo)率較低且會隨溫度變化，對于高溫工況的SiC 器件適用性較差，焊錫層的可靠性問題易造成模塊失效。BOETTGE[27]使用燒結(jié)銀連接（LTJT）和瞬態(tài)液相焊接（TLPS）技術(shù)，有效降低了焊料層的空洞率。

高溫封裝技術(shù)采用了銅線鍵合技術(shù)、LTJT 及TLPS 技術(shù)，有效提升了模塊的電流容量，降低了焊料層的空洞率，從而有效提升模塊在各類高溫工況下的可靠性。

4 新型封裝結(jié)構(gòu)和高溫封裝技術(shù)總結(jié)

通過分析以上幾種低寄生電感的新型封裝結(jié)構(gòu)和高溫封裝技術(shù)，可以發(fā)現(xiàn)雖然SiC 功率器件的高速開關(guān)特性實(shí)現(xiàn)了新型電力電子裝備的高可控性和低開關(guān)損耗（即高轉(zhuǎn)換效率），但是高開關(guān)速度的實(shí)現(xiàn)依賴于低電感布線等新技術(shù)。8 種技術(shù)的技術(shù)特點(diǎn)及優(yōu)點(diǎn)如表1 所示。

由表1 可知，芯片無應(yīng)力封裝、3D 封裝、DBC+PCB 混合封裝、柔性PCB+雙面燒結(jié)混合封裝和平面互連技術(shù)均可降低模塊的封裝寄生電感；其中柔性PCB+雙面燒結(jié)混合封裝技術(shù)降低寄生電感的幅度最大，達(dá)到91.3%；平面互聯(lián)技術(shù)和反轉(zhuǎn)貼片封裝技術(shù)均可降低25%左右的導(dǎo)通電阻，雙面散熱技術(shù)可降低30%左右的熱阻。

表1 各類封裝技術(shù)的特點(diǎn)及優(yōu)點(diǎn)

5 SiC 封裝的挑戰(zhàn)與展望

隨著我國開始構(gòu)建以新能源為主體的新型電力系統(tǒng)，需要電力電子裝備在電力系統(tǒng)各個層面起到關(guān)鍵支撐作用，SiC 器件的應(yīng)用將大大推動電網(wǎng)柔性半導(dǎo)體化進(jìn)程，SiC 器件在新型電力系統(tǒng)中應(yīng)用前景廣闊。在可預(yù)見的未來，電力電子器件將向高頻、高效、高功率密度方向快速發(fā)展。

在電力系統(tǒng)領(lǐng)域，隨著對高電壓、大電流SiC 器件需求的不斷增長，業(yè)界對于模塊的封裝寄生電感、導(dǎo)通電阻、開關(guān)損耗、熱阻等參數(shù)也提出了更高的要求，因此在封裝層面將需要導(dǎo)熱系數(shù)和熱膨脹系數(shù)優(yōu)良的封裝材料，寄生電感更低的新型封裝結(jié)構(gòu)，多功能集成封裝模塊內(nèi)部抗干擾以及更好的散熱方式等，這些要求對未來封裝技術(shù)的發(fā)展指出了方向。傳統(tǒng)硅基模塊的封裝技術(shù)在SiC 模塊中應(yīng)用存在諸多問題，隨著基于SiC 等寬禁帶半導(dǎo)體材料的模塊在市場中占比的提升，未來新型的封裝技術(shù)將重點(diǎn)聚焦于降低模塊的寄生電感和提升模塊的高溫可靠性這兩個方面。