池哲涵，黎 飛，劉穎異，唐旭升，苗 澎

（東南大學(xué)微電子學(xué)院，江蘇無錫 214135）

1 引言

隨著現(xiàn)代電子信號處理系統(tǒng)如無線通信、雷達(dá)、信號檢測等領(lǐng)域的飛速發(fā)展，不同電子系統(tǒng)對工作頻率與信號質(zhì)量的要求越來越高，使得設(shè)計(jì)符合系統(tǒng)要求的模數(shù)轉(zhuǎn)換器（Analog-to-Digital Converter,ADC）越來越重要，難度也越來越大。對于高精度流水線ADC來說，運(yùn)放的有限增益帶寬、比較器失調(diào)、電容失配等非理想因素會惡化ADC 性能[1-2]，決定其量化標(biāo)準(zhǔn)的參考電壓的精確程度也會直接影響ADC 的轉(zhuǎn)換精度。由于有限的驅(qū)動能力，參考電壓電路不可避免地會引入誤差，并且這類誤差難以通過校正技術(shù)消除[3-4]。

針對參考電壓電路對高精度流水線ADC 性能的影響，本文分析了一種傳統(tǒng)參考電壓電路結(jié)構(gòu)，并采用源級推挽輸出與電壓負(fù)反饋結(jié)構(gòu)輸出緩沖器優(yōu)化設(shè)計(jì)了一種應(yīng)用于18 位20 MS/s 流水線ADC 中的參考電壓電路。

2 參考電路結(jié)構(gòu)與工作原理分析

高精度流水線ADC 的參考電壓電路一般基于高精度、低溫度漂移系數(shù)的帶隙基準(zhǔn)電路進(jìn)行設(shè)計(jì)[5-6]，包括電平移位電路、輸出緩沖器。參考電壓電路驅(qū)動流水線 ADC 乘法數(shù)模轉(zhuǎn)換電路（Multiplying Digital-to-Analog Converter,MDAC）中的開關(guān)電容以及為子模數(shù)轉(zhuǎn)換電路（Sub-Analog-to-Digital Converter,Sub-ADC）中的比較器提供穩(wěn)定的參考電壓。

2.1 輸出緩沖器電路結(jié)構(gòu)

傳統(tǒng)輸出緩沖器結(jié)構(gòu)如圖1（a）所示[7-8]，帶隙基準(zhǔn)電壓VBG通過電阻分壓負(fù)反饋結(jié)構(gòu)的線性穩(wěn)壓電路輸出高電壓VINN與低電壓VINP，并通過單位增益運(yùn)放電路增大參考電壓VREFP與VREFN的輸出驅(qū)動能力。為了進(jìn)一步提高輸出緩沖器的驅(qū)動能力并消除傳統(tǒng)輸出緩沖器結(jié)構(gòu)引入?yún)⒖茧妷旱姆菍ΨQ失調(diào)，采用的差分輸出緩沖器結(jié)構(gòu)如圖1（b）所示，即基于源級推挽輸出結(jié)構(gòu)的全差分放大器電路設(shè)計(jì)，通過R2、R3分壓構(gòu)成電壓負(fù)反饋產(chǎn)生高參考電壓VREFP與低參考電壓VREFN。

根據(jù)圖1（b）輸出緩沖器電路所示，AV為放大器GEN 增益，由放大器“虛短”、“虛斷”特性可得：

圖1 傳統(tǒng)輸出緩沖器與本文提出的輸出緩沖器結(jié)構(gòu)

根據(jù)式（1）可知，通過調(diào)整R2、R3電阻比例、輸入電壓VIN可以得到不同的差分參考電壓。

圖2（a）為本文設(shè)計(jì)的采用源級推挽輸出結(jié)構(gòu)的全差分放大器電路結(jié)構(gòu)簡化圖。在全差分放大器結(jié)構(gòu)中，晶體管MP1、MP2與放大器A1、A2、晶體管MN1、MN2與放大器A1、A3形成反饋，構(gòu)成推挽輸出結(jié)構(gòu)，該結(jié)構(gòu)增大了輸出的驅(qū)動能力。晶體管MN1、MN2與放大器A4構(gòu)成共模反饋環(huán)路，穩(wěn)定輸出共模點(diǎn)。

根據(jù)圖2（b）輸出緩沖器小信號電路分析該電路的輸出阻抗，可得：

圖2 輸出緩沖器中放大器電路結(jié)構(gòu)與小信號分析

其中，AV1為放大器A1增益，AV2為放大器A2增益，AV3為放大器A3增益；gmp為晶體管MP1跨導(dǎo)，rp0為MP1輸出電阻；gmn為晶體管MN1跨導(dǎo)，rn0為MN1輸出電阻。根據(jù)式（3）可以看出，輸出緩沖器的輸出阻抗大小主要取決于放大器的增益與輸出晶體管的跨導(dǎo)。當(dāng)放大器增益與晶體管跨導(dǎo)較大時，該結(jié)構(gòu)能夠極大地減小輸出緩沖器的輸出阻抗，增大驅(qū)動能力。

2.2 參考電路實(shí)現(xiàn)

本文設(shè)計(jì)的參考電壓電路為18 位20 MS/s 流水線ADC 提供參考電壓，ADC 輸入信號擺幅為4.32 V，共模點(diǎn)電壓為3 V，參考電壓電路正端參考電壓輸出5.7 V，負(fù)端參考電壓輸出0.3 V。參考電壓電路總體結(jié)構(gòu)如圖3 所示。

圖3 參考電壓電路

帶隙基準(zhǔn)電路為參考電壓電路提供精確帶隙基準(zhǔn)電壓1.2 V。傳輸門TG1、TG2與R4、R5組成修調(diào)電路，通過修調(diào)電路保證帶隙基準(zhǔn)電壓的準(zhǔn)確性。電平移位電路將帶隙基準(zhǔn)電壓轉(zhuǎn)換為輸出緩沖器所需要的輸入電壓與共模電壓。輸出緩沖器電路采用有源和無源結(jié)合的驅(qū)動方式[9]，通過較大的負(fù)載電容穩(wěn)定參考電壓。從對電容充放電的角度來看，COUT存儲的大量電荷快速補(bǔ)充MDAC 中電容上損失的電荷，抑制了參考電壓的變化[10]。由于推挽結(jié)構(gòu)中的反饋等效于增大了共源輸出級晶體管MP12、MP13、MN8與MN9的跨導(dǎo)，減小了輸出阻抗，保證輸出電流能夠補(bǔ)償COUT上損失的電荷，增大了輸出緩沖器對差分參考電壓的響應(yīng)速度。

3 仿真結(jié)果

將本文設(shè)計(jì)的參考電壓電路應(yīng)用于一款18 位20 MS/s 流水線ADC 中，圖4 為該ADC 功能框圖，第一級為無采保結(jié)構(gòu)6 位流水級電路，第二級和第三級精度為6 位，最后一級為7 位快閃結(jié)構(gòu)。各級子電路輸出經(jīng)過數(shù)字校正電路處理后得到18 位量化輸出。

圖4 18 位20 MS/s 流水線ADC 功能框圖

圖5為采用180 nm 1P6M 5 V CMOS 工藝設(shè)計(jì)的18 位20 MS/s 流水線ADC 整體版圖。整體ADC（包括焊盤）尺寸為2.50 mm×5.00 mm，其中參考電壓電路尺寸為0.20 mm×1.05 mm。

圖5 18 位20 MS/s 流水線ADC 版圖

圖6（a）為后仿真帶隙基準(zhǔn)電路電壓輸出波形的溫度特性曲線，帶隙基準(zhǔn)電壓穩(wěn)定在1.22 V，-40～90 ℃范圍內(nèi)溫度系數(shù)為5.526×10-6/℃。圖6（b）為參考電壓VREFP的瞬態(tài)響應(yīng)波形，圖6（c）為參考電壓VREFN的瞬態(tài)響應(yīng)波形，達(dá)到參考電壓要求建立的精度所需要時間約為3 ns，滿足參考電壓建立速度要求，此時，參考電壓電路消耗電流約為60 mA。應(yīng)用所設(shè)計(jì)的參考電壓電路，圖6（d）為常溫27 ℃時，18 位20 MS/s 流水線ADC 在20 MHz 采樣頻率下輸入859.375 kHz 正弦信號的輸出波形的快速傅里葉變換后仿真結(jié)果，ADC 的有效位數(shù)（Effective Number of Bits,ENOB）為16.88 bit，信噪比（Signal to Noise Ratio,SNR）為103.41 dB，無雜散動態(tài)范圍（Spurious Free Dynamic Range,SFDR）為110.69 dB。

圖6 后仿真結(jié)果

表1為低溫、常溫和高溫情況下，18 位20 MS/s流水線ADC 在20 MHz 采樣頻率下輸入859.375 kHz正弦信號的輸出波形的快速傅里葉變換后仿真結(jié)果，從表1 可以看出，設(shè)計(jì)的參考電壓電路能夠滿足該ADC 的性能要求。

表1 低溫、常溫、高溫時ADC 性能后仿真結(jié)果

4 結(jié)論

本文采用源級推挽輸出與電壓負(fù)反饋結(jié)構(gòu)，設(shè)計(jì)了一種低輸出阻抗、高驅(qū)動能力的輸出緩沖器，基于該緩沖器設(shè)計(jì)了一種差分參考電壓電路，并應(yīng)用于一款18 位20 MS/s 流水線ADC 中。通過有源與無源結(jié)合驅(qū)動穩(wěn)定參考電壓，其中帶隙基準(zhǔn)電壓穩(wěn)定在1.22 V，在-40～90 ℃內(nèi)溫度系數(shù)為5.526×10-6/℃，正端參考電壓為5.7 V，負(fù)端參考電壓為0.3 V。后仿真結(jié)果表明，該全差分參考電壓電路能夠滿足所設(shè)計(jì)的高精度ADC 性能要求。