竺 佐， 鄭永軍， 羅 哉

(中國計量大學 計量測試工程學院，浙江 杭州 310018)

1 引 言

在微弱信號檢測中，有用信號往往被噪聲所淹沒[1～3]。傳統(tǒng)的微弱信號提取方法是濾除噪聲，即通過構(gòu)造合適的濾波器讓含噪信號中的噪聲被濾除而有用信號得到保留。但在一定條件下，噪聲也能產(chǎn)生促進作用，如隨機共振。

隨機共振是通過加入適度的噪聲，令待提取微弱信號和噪聲在非線性系統(tǒng)中發(fā)生“協(xié)作”效果，從而使得噪聲可以發(fā)揮積極作用，增強系統(tǒng)信噪比[4～6]。迄今，研究者對隨機共振現(xiàn)象進行了廣泛的研究，但大部分基于整數(shù)階模型。但在一些實際復雜系統(tǒng)中，系統(tǒng)的當前狀態(tài)往往與其過去狀態(tài)息息相關，具有記憶依賴性。而分數(shù)階微積分能夠通過加權(quán)表示來累積函數(shù)一段范圍內(nèi)的整體信息[7]。因為這一特性使得分數(shù)階系統(tǒng)對一些具有記憶依賴性以及空間相關性的復雜系統(tǒng)的描述比整數(shù)階系統(tǒng)更精確、簡明，并且在信噪比增益等方面，分數(shù)階隨機共振系統(tǒng)的優(yōu)勢盡顯無疑[8,9]。目前為止，分數(shù)階隨機共振尚處于起步階段，文獻[10]通過改進Oustaloup算法對分數(shù)階郎之萬方程求解，并搭建了分數(shù)階隨機共振仿真模型。文獻[11]提出在合適的參數(shù)下，線性過阻尼Langevin方程可產(chǎn)生隨機共振現(xiàn)象。然而，上述文獻僅停留在理論推導和仿真階段，對其在實際工程中的應用鮮有涉及，故開發(fā)一種分數(shù)階隨機共振的硬件系統(tǒng)具有十分重要的工程應用價值?，F(xiàn)場可編程陣列(FPGA)具有計算能力強，并行處理等優(yōu)勢，非常適合在傳統(tǒng)微處理器不能提供足夠的速度和設計靈活性的情況下實現(xiàn)分數(shù)階系統(tǒng)。分數(shù)階系統(tǒng)硬件實現(xiàn)的難點在于分數(shù)階微積分算子具有內(nèi)存依賴性，需要大量的硬件資源。近年來，Muresan C I等提出一種基于FPGA的直流電動機分數(shù)階控制器的硬件實現(xiàn)算法[12]，Adams等提出一種利用高階有限沖激響應濾波器或一階無限沖激響應之和的方法在FPGA上實現(xiàn)分數(shù)階系統(tǒng)[13]。然而，上述大多數(shù)分數(shù)階系統(tǒng)的硬件實現(xiàn)都針對特定系統(tǒng)，改變分數(shù)階值或離散化步長都需調(diào)整代碼，且其實現(xiàn)方法都較為復雜并未對硬件資源進行優(yōu)化。

綜上所述，本文以廣義郎之萬方程為理論基礎結(jié)合分數(shù)階微積分定義，將其推廣至雙穩(wěn)態(tài)的分數(shù)階郎之萬方程，同時介紹了一種分數(shù)階雙穩(wěn)隨機共振系統(tǒng)的FPGA實現(xiàn)方法，并且對其進行實驗仿真，驗證了在適當分數(shù)階階數(shù)范圍內(nèi)，系統(tǒng)信噪比得到增強，出現(xiàn)了隨機共振現(xiàn)象。

2 分數(shù)階雙穩(wěn)態(tài)隨機共振系統(tǒng)

2.1 隨機共振基本原理

隨機共振現(xiàn)象主要描述了在合適的條件下，驅(qū)動力(微弱有用信號)、隨機力和非線性系統(tǒng)可發(fā)生“協(xié)作”效果，致使無序的噪聲產(chǎn)生有利作用，增強微弱有用信號的現(xiàn)象[14]。

郎之萬方程可用來表示經(jīng)典的隨機共振模型：

(1)

式中：x為粒子的運動軌跡；A0cos(2 πft+φ)是外界作用到雙穩(wěn)態(tài)系統(tǒng)的弱周期驅(qū)動力，其中A0為信號幅值，f為調(diào)制信號頻率；ζ(t)是高斯白噪聲，其滿足自相關函數(shù)〈ζ(t)ζ(0)〉=2Dδ(t)；U(x)為式(2)所示的雙穩(wěn)態(tài)勢場函數(shù)：

(2)

式中：a∈R+、b∈R+是雙穩(wěn)態(tài)系統(tǒng)結(jié)構(gòu)參數(shù)，通過調(diào)整a，b的值，可得到不同形狀的雙穩(wěn)態(tài)勢阱。

圖1 雙穩(wěn)系統(tǒng)勢函數(shù)

當系統(tǒng)的初始狀態(tài)x>0或x<0時，布朗粒子最終會趨于穩(wěn)定于兩個勢阱的其中一個勢阱，且布朗粒子要離開此勢阱到另一個勢阱需要外力觸發(fā)。當系統(tǒng)引入外加周期力信號時，如圖2所示，系統(tǒng)平衡狀態(tài)被打破，雙穩(wěn)態(tài)勢阱函數(shù)在外加周期力的影響下會形成規(guī)律的傾側(cè)現(xiàn)象，其頻率與外加周期力相同。

圖2 勢函數(shù)周期性側(cè)傾示意圖

2.2 分數(shù)階隨機共振系統(tǒng)

本節(jié)將引入廣義郎之萬方程理論依據(jù)結(jié)合分數(shù)階算子定義，在過阻尼的情況下，將其推廣至分數(shù)階。

分數(shù)階微積分最常用的定義有以下3種：Riemann-Liouville(RL)，Grünwald-Letnikov(GL)和Caputo[15,16]。本文將首先簡略介紹后兩種定義。

G-L分數(shù)階微分定義如式(3)所示：

α>0

(3)

Caputo定義如式(4)所示：

(4)

(5)

(6)

在粘性非均勻介質(zhì)中，粒子在介質(zhì)中的運動在過去時刻上具有記憶性，是經(jīng)典的非馬爾科夫過程[17]。因此可以將經(jīng)典郎之萬方程推廣至廣義郎之萬方程，即阻尼核函數(shù)為時間相關函數(shù)γ(t)，此時廣義郎之萬方程如下所示：

(7)

式中：ζ(t)為隨機噪聲項，其與阻尼核函數(shù)γ(t)滿足如下漲落耗散定理：

〈ζ(t)ζ(t′)〉=mkBTγ(t-t′)

(8)

而在一些實際現(xiàn)象中，介質(zhì)對速度往往具有記憶性。其表現(xiàn)為離當前間隔越近，其關聯(lián)程度越強，離當前間隔越遠，其關聯(lián)程度越差[18]。這種記憶性可以認為是冪律記憶性，此時上述阻尼核函數(shù)γ(t)可如式(9)所示：

(9)

由上式可知阻尼核函數(shù)γ(t)隨著時間t的冪次衰減，α越大衰減速度越大。將式(9)代入式(7)中，則有：

F(t)+ζ(t)

(10)

而結(jié)合本節(jié)開頭所介紹的分數(shù)階微積分定義,可得：

(11)

此時在過阻尼情況下，可由推導出分數(shù)階郎之萬方程如式(12)所示：

(12)

3 分數(shù)階隨機共振系統(tǒng)的FPGA實現(xiàn)

3.1 分數(shù)階雙穩(wěn)態(tài)系統(tǒng)設計

由于分數(shù)階隨機共振系統(tǒng)結(jié)構(gòu)的復雜性，眾學者對其研究主要停留在數(shù)學理論研究及仿真研究階段，對于分數(shù)階隨機共振系統(tǒng)的硬件實現(xiàn)還處于起步階段。本章將以上述分數(shù)階Langevin方程為理論基礎，提出一種分數(shù)階雙穩(wěn)態(tài)隨機共振系統(tǒng)的FPGA實現(xiàn)方法。

令式(12)中的結(jié)構(gòu)勢函數(shù)為ax-bx3，微弱有用信號為Acos(2 π ft)，則此時分數(shù)階隨機共振系統(tǒng)的數(shù)學模型為：

Dαx(t)=ax-bx3+Acos(2 π ft)+ζ(t)

(13)

對式(13)左右兩邊同時分數(shù)階積分，可以得到：

x=I-α[ax-bx3+Acos(2 π ft)+ζ(t)]

(14)

式(14)可用一個帶反饋的非線性系統(tǒng)表示，其結(jié)構(gòu)框圖如圖3所示。

圖3 分數(shù)階隨機共振系統(tǒng)結(jié)構(gòu)框圖

該系統(tǒng)由加法環(huán)節(jié)，分數(shù)階積分環(huán)節(jié)、比例放大以及冪運算環(huán)節(jié)組成。其基本設計思想為，利用FPGA中的乘法器構(gòu)建出式(12)中需要分數(shù)階積分的幾項，并通過加法器進行求和，最后輸入分數(shù)階積分器進行積分，最后將積分結(jié)果輸出。

3.2 分數(shù)階積分器設計

分數(shù)階積分器和微分器的實現(xiàn)可分為基于連續(xù)時間或離散時間近似實現(xiàn)兩種。在連續(xù)時間近似中，可通過采用高階有理系統(tǒng)來逼近分數(shù)階算法實現(xiàn)，如Oustaloup，Carlson方法迭代等。離散時間近似的分數(shù)階微積分實現(xiàn)可分為直接法或間接法實現(xiàn)。間接法通過獲得一個連續(xù)時間近似來擬合頻域，然后通過冪級數(shù)展開、麥克勞林級數(shù)展開泰勒級數(shù)展開對其離散化處理來實現(xiàn)。本節(jié)將基于Grünwald-Letnikov分數(shù)階定義，采用短記憶原理，實現(xiàn)分數(shù)階積分器的FPGA實現(xiàn)。

無限階濾波器在物理上是不可實現(xiàn)的，為了在FPGA上實現(xiàn)Grünwald-Letnikov定義算子，在此采用了長度為L的近似有限窗口變式，如式(15)所示：

(15)

式中：h是步長；L是窗口大小。

圖4 輸入與二項式系數(shù)的乘積

按照上述近似有限窗口變式即可將GL定義的分數(shù)階微積分近似為有限次數(shù)的乘法和加法運算，為下述分數(shù)階微積分的硬件實現(xiàn)提供了理論依據(jù)。

固定窗口法GL算子的硬件實現(xiàn)如圖5所示。其中寄存器用于存儲輸入信號數(shù)據(jù)。輸入與輸出信號均采用32位定點數(shù)，整數(shù)部分是6位，小數(shù)部分是26位。與浮點數(shù)相比，采用定點數(shù)運算提高了系統(tǒng)的性能，降低硬件成本。第一個查找表LUT用于存儲w0到wn-1的二項式系數(shù)，第二個查找表LUT中d0到dn-1用于存儲x1w1+d1到xnwn-1+dn-1的相加結(jié)果。通過改變α的值即可生成對應的二項式系數(shù)，從而調(diào)整分數(shù)階積分器的階數(shù)。

圖5 固定窗口法實現(xiàn)GL算子的硬件架構(gòu)

上述分數(shù)階算子的FPGA實現(xiàn)其具體步驟如下：

(1)將所有輸入信號都存儲在移位寄存器中，并在每個周期進行移位；

(2)根據(jù)給定的分數(shù)階階數(shù)α和窗口大小L生成二項式系數(shù)w0到wn-1，并將其存儲在第一個查找表中，第二個查找表d0到dn-1都置0；

(3)將移位寄存器中最后一個輸入信號值與第一個查找表中所儲存的二項式系數(shù)相乘；

(4)將乘法器輸出結(jié)果分別與第二個查找表中的d0到dn-1相加；將xiw0+d0作為輸出，不存儲在第二個查找表中，將xiw1+d1到xiwn-1+dn-1的結(jié)果存儲在第二個查找表d0到dn-2中，其中dn-1為零。

為驗證上述算法的有效性，以文獻[19]中的改進Oustaloup算法分數(shù)階算子進行對比實驗。設定分數(shù)階階數(shù)α=0.7，窗口大小L=30，輸入信號為三角波信號。圖6給出了固定窗口算法分數(shù)階積分器FPGA實現(xiàn)結(jié)果及改進Oustaloup算法仿真結(jié)果。

通過數(shù)據(jù)對比，固定窗口法分數(shù)階積分器的FPGA實現(xiàn)與改進Oustaloup算法仿真結(jié)果具有較好的一致性，驗證了上述算法可準確的用于分數(shù)階隨機共振系統(tǒng)。

4 仿真實驗及分析

本章將通過實驗仿真驗證上述分數(shù)階系統(tǒng)能否產(chǎn)生隨機共振現(xiàn)象，提高信號信噪比。在實際應用現(xiàn)場，一般情況下，待檢測的周期信號往往十分微弱且?guī)в幸欢ǖ脑肼?，故要增大有用周期信號的幅值是很難實現(xiàn)的，而分數(shù)階階次可由上述系統(tǒng)調(diào)整。因此，仿真實驗僅討論分數(shù)階隨機共振特有的參數(shù),即分數(shù)階階次對該系統(tǒng)的影響。

微弱周期信號與高斯白噪聲可由外部信號發(fā)生器提供，這里設定噪聲強度D=3,有用信號幅值A=0.3，頻率為f=0.01 Hz。

圖7是噪聲與有用信號混合時的時域圖及功率譜圖。

圖7 輸入信號時域圖及功率譜圖

從圖7結(jié)果顯示，未經(jīng)處理的周期信號完全被噪聲所污染，并且在頻譜中微弱周期信號的頻率分量也非常小，很難提取出有用信號。接下來將該信號輸入上述分數(shù)階雙穩(wěn)態(tài)隨機共振系統(tǒng)，設定系統(tǒng)的結(jié)構(gòu)參數(shù)a=1，b=1，同時令分數(shù)階階數(shù)α以步長為0.05從0.05遞增到1，并計算得到其頻譜。圖8分別為分數(shù)階階次為0.3和0.55時經(jīng)系統(tǒng)處理后的時域圖與頻譜圖。

圖8 分數(shù)階階次0.3、0.55時系統(tǒng)輸出時域圖與頻譜圖

從圖8(a)和圖8(b)可以看到，當分數(shù)階階次是0.3時，系統(tǒng)處于欠共振狀態(tài)，此時頻率為 0.01 Hz 對應的頻譜值為0.212 4，微弱信號快要被噪聲所淹沒。當分數(shù)階階次增加到0.55時，粒子在兩穩(wěn)態(tài)間周期性躍遷，且其頻率與微弱周期信號一致，系統(tǒng)進入隨機共振狀態(tài)，此時頻率為0.01 Hz對應的頻譜值為0.526 0，可以看到檢測效果遠遠好于階次為0.3時。

隨后進一步分析可以得到分數(shù)階階次與頻譜值的關系，如圖9所示。圖9中可以發(fā)現(xiàn)，隨著分數(shù)階階次的增加，頻譜值也隨之增大至一個極大值點，此極大值點為最優(yōu)分數(shù)階階次。繼續(xù)增加階次，系統(tǒng)勢壘高度增加，粒子逐漸難以跨過勢壘，抑制了隨機共振現(xiàn)象的發(fā)生，此時其頻譜值反而減小。

圖9 頻譜值與分數(shù)階階次關系圖

從上述仿真實驗結(jié)果表明，該分數(shù)階雙穩(wěn)態(tài)系統(tǒng)可以有效提高微弱周期信號的信噪比，并且存在一個最優(yōu)分數(shù)階階次，使得系統(tǒng)輸出信噪比增益最大。

5 結(jié) 論

本文將傳統(tǒng)隨機共振理論推廣至分數(shù)階，提出一種現(xiàn)場可調(diào)整參數(shù)的分數(shù)階雙穩(wěn)態(tài)隨機共振系統(tǒng)的FPGA實現(xiàn)方法，并通過仿真實驗驗證該系統(tǒng)有效性。仿真實驗結(jié)果如下：

(1)通過調(diào)節(jié)至合適的分數(shù)階階數(shù)，該系統(tǒng)可以產(chǎn)生隨機共振現(xiàn)象。

(2)隨著分數(shù)階階次增大，系統(tǒng)輸出增益增大至極大值，繼續(xù)增大分數(shù)階階次則隨機共振現(xiàn)象被抑制，即存在一個最優(yōu)分數(shù)階階次，使系統(tǒng)輸出增益最大。

綜上所述，該分數(shù)階系統(tǒng)能有效從被噪聲干擾的信號中提取出微弱有用信號，具有一定的應用價值。

但是，對于不同的信號，其產(chǎn)生隨機共振現(xiàn)象的參數(shù)不同，現(xiàn)場人工試湊尋找最優(yōu)參數(shù)較為困難，這限制了其應用前景。下一步，主要研究可集中于根據(jù)輸入信號實現(xiàn)分數(shù)階隨機共振系統(tǒng)的自適應控制，為實際工程應用奠定基礎。