文/盧增輝

（蘇州盛科通信股份有限公司，江蘇蘇州 215021）

1.EDA技術(shù)概述

EDA技術(shù)，全稱Electronic Design Automation，即電子設(shè)計(jì)自動(dòng)化，是由計(jì)算機(jī)輔助測(cè)試發(fā)展而來(lái)的，是以CAD為建構(gòu)基礎(chǔ)逐漸完善的一種計(jì)算機(jī)輔助設(shè)計(jì)系統(tǒng)。設(shè)計(jì)者以大型可編輯邏輯器件為主要設(shè)計(jì)載體，在EDA軟件平臺(tái)上，通過硬件描述語(yǔ)言VHDL進(jìn)行設(shè)計(jì)，融合了各種計(jì)算機(jī)技術(shù)、電子技術(shù)、信息技術(shù)和智能技術(shù)，實(shí)現(xiàn)了電子產(chǎn)品自動(dòng)化設(shè)計(jì)。[1-2]

不同于傳統(tǒng)CAD技術(shù)，EDA技術(shù)具有十分顯著的特點(diǎn)，具體包括以下幾點(diǎn)。①硬件電路設(shè)計(jì)方式為軟件設(shè)計(jì)。在設(shè)計(jì)過程中，設(shè)計(jì)人員可選擇波形、原理圖、VHDL語(yǔ)言等設(shè)計(jì)輸入方式，無(wú)須硬件設(shè)備即可獨(dú)立完成各個(gè)設(shè)計(jì)環(huán)節(jié)，直至達(dá)到下載配置環(huán)節(jié)。對(duì)硬件設(shè)計(jì)相關(guān)內(nèi)容進(jìn)行修改，無(wú)須特定的修改方法，與軟件修改程序方法類似；[3]同時(shí)，設(shè)計(jì)人員還可以利用軟件設(shè)計(jì)方法對(duì)特定硬件電路進(jìn)行試驗(yàn)檢測(cè)，以快速達(dá)到設(shè)計(jì)目標(biāo)。②集成化程度高。EDA技術(shù)是一種以芯片為基礎(chǔ)的設(shè)計(jì)方法。目前，我國(guó)大規(guī)模集成線路已經(jīng)取得一定成就，能夠?qū)崿F(xiàn)復(fù)雜程度高的數(shù)字電子電路芯片化設(shè)計(jì)，還能夠?qū)崿F(xiàn)專業(yè)化集成電路ASIC設(shè)計(jì)，實(shí)現(xiàn)了片上系統(tǒng)這一階段性目標(biāo)。③自動(dòng)完成產(chǎn)品直面設(shè)計(jì)。應(yīng)用EDA技術(shù)進(jìn)行設(shè)計(jì)時(shí)，電路功能仿真開始至結(jié)束全過程，均可以通過預(yù)先邏輯編譯等程序來(lái)自動(dòng)化執(zhí)行相關(guān)動(dòng)作，達(dá)成設(shè)計(jì)預(yù)期目標(biāo)。設(shè)計(jì)人員可以根據(jù)實(shí)際情況，對(duì)目標(biāo)系統(tǒng)進(jìn)行現(xiàn)場(chǎng)更改或直接編程，有效提升工作效率。④應(yīng)用成本低。應(yīng)用EDA技術(shù)花費(fèi)成本較小，工作周期短，靈活性和可操作性大，該技術(shù)是推動(dòng)電子電路設(shè)計(jì)進(jìn)入新階段的重要推手。另外，具體分析設(shè)計(jì)流程可知，EDA技術(shù)共有9個(gè)設(shè)計(jì)流程，包括設(shè)計(jì)指標(biāo)和輸入、邏輯編譯與綜合、布局布線等，具體如圖1所示。

2.電子電路布局設(shè)計(jì)應(yīng)用

2.1 電子電路及系統(tǒng)分析設(shè)計(jì)軟件

目前，市場(chǎng)上較為常見的電子電路及系統(tǒng)分析設(shè)計(jì)軟件有PSpice軟件、orCAD軟件、protel軟件、PAD軟件，其功能及類型各不相同，同時(shí)具有各自的優(yōu)缺點(diǎn)。設(shè)計(jì)人員需要根據(jù)實(shí)際需求選擇對(duì)應(yīng)的軟件，以充分發(fā)揮軟件價(jià)值，達(dá)到理想設(shè)計(jì)目標(biāo)。具體來(lái)看：PSpice軟件主要功能包括電路模擬、電路仿真，能夠模擬分析噪聲、溫度、波形、數(shù)據(jù)輸出等內(nèi)容，并將模擬仿真結(jié)果直觀展現(xiàn)出來(lái)，是一款功能較為強(qiáng)大的軟件；orCAD軟件是截至目前應(yīng)用市場(chǎng)最廣泛的軟件，功能也最為豐富，包括電路原理圖繪制、混合仿真模擬數(shù)字電路、電路板設(shè)計(jì)與印制等；[4]protel軟件是Tango軟件的升級(jí)版本，最早屬于印制板自動(dòng)布線工具，功能較為單一，僅能完成印制板設(shè)計(jì)和繪制電路原理圖，隨著技術(shù)發(fā)展和軟件更新，各種新的功能不斷增加，包括dialup混合信號(hào)仿真模擬、圖表及電子表格生成等宏觀操作，能夠?qū)崿F(xiàn)完整板級(jí)全方位電子設(shè)計(jì)；PAD軟件功能強(qiáng)大，涵蓋范圍也較為廣泛，能夠完成生產(chǎn)加工、數(shù)控分析與傳輸、復(fù)雜電子系統(tǒng)原理圖設(shè)計(jì)、封裝設(shè)計(jì)及集成化、智能化應(yīng)用等方面的內(nèi)容，可制作性強(qiáng)，傳輸性強(qiáng)，分析功能強(qiáng)大，操作簡(jiǎn)潔，應(yīng)用效果良好。

2.2 MATLAB電路及系統(tǒng)仿真

MATLAB多用于系統(tǒng)級(jí)仿真作業(yè)，是一種高效率、功能強(qiáng)大的交互式軟件，還配備相應(yīng)C語(yǔ)言、FORTRAN語(yǔ)言接口和配套工具箱。MATLAB軟件與PSpice軟件等結(jié)合應(yīng)用，能準(zhǔn)確分析電子電路瞬時(shí)及平均功耗、瞬時(shí)及穩(wěn)態(tài)波形，并繪制成對(duì)應(yīng)曲線，實(shí)現(xiàn)系統(tǒng)級(jí)仿真操作。MATLAB還具有動(dòng)態(tài)仿真技術(shù)，在電子電路系統(tǒng)中，該技術(shù)可直接與PSB技術(shù)聯(lián)合使用并進(jìn)行仿真，但是設(shè)計(jì)人員需要預(yù)先將繪制的電路圖模型轉(zhuǎn)化為狀態(tài)方程描述系統(tǒng)方式。[5]MATLAB的實(shí)際應(yīng)用需要經(jīng)歷連接電路→設(shè)定元件參數(shù)→連接電流表/電壓表→測(cè)量?jī)x表電流電壓值的步驟，從而順利完成仿真操作。值得注意的是，目前電路元件子模塊中部分部件缺失，如BJT三極管、運(yùn)算放大器等，導(dǎo)致MATLAB分析功能受阻。因此，只有建立相應(yīng)模型，才能應(yīng)用該功能，完成仿真操作。

2.3 電子電路及系統(tǒng)層次設(shè)計(jì)

傳統(tǒng)電子電路及系統(tǒng)設(shè)計(jì)一般采用自下而上的設(shè)計(jì)流程，需要專業(yè)設(shè)計(jì)人員完成電子系統(tǒng)設(shè)計(jì)，并由專業(yè)人員對(duì)其加以修改，耗時(shí)長(zhǎng)，成本大。而使用EDA技術(shù)進(jìn)行自動(dòng)化設(shè)計(jì)，在對(duì)電子電路和系統(tǒng)的電路級(jí)、物理實(shí)現(xiàn)級(jí)、系統(tǒng)級(jí)進(jìn)行設(shè)計(jì)時(shí)，選擇采用自上而下的設(shè)計(jì)方法，能夠仔細(xì)分析全程系統(tǒng)性能、設(shè)計(jì)成本和周期之間的關(guān)系，取得了良好成效。[6]

在設(shè)計(jì)系統(tǒng)級(jí)時(shí)，設(shè)計(jì)人員基于性能指標(biāo)和限制，建立系統(tǒng)方塊圖；利用CHDL語(yǔ)言進(jìn)行行為級(jí)描述和模擬驗(yàn)證；隨后將該模塊拆分為數(shù)字電路、DSP、模擬電路三個(gè)子模塊。在設(shè)計(jì)物理實(shí)現(xiàn)層時(shí)，設(shè)計(jì)人員需要綜合考慮成本、設(shè)計(jì)目標(biāo)、設(shè)計(jì)周期、系統(tǒng)性能等多種因素。[7]在對(duì)電路級(jí)這一系統(tǒng)層次進(jìn)行設(shè)計(jì)時(shí)，設(shè)計(jì)人員要先設(shè)計(jì)子系統(tǒng)的電路原理結(jié)構(gòu)，并在此基礎(chǔ)上使用邏輯綜合優(yōu)化工具，自動(dòng)生成門級(jí)邏輯電路EDIF網(wǎng)表。在整個(gè)設(shè)計(jì)流程中，設(shè)計(jì)人員需要根據(jù)子系統(tǒng)電路類型選擇對(duì)應(yīng)軟件工具，依次完成設(shè)計(jì)、仿真、優(yōu)化等工作，最終建立宏模型庫(kù)。

3.電子自動(dòng)化EDA在電子電路中的實(shí)踐應(yīng)用

在電子電路設(shè)計(jì)中，EDA技術(shù)發(fā)揮著極為關(guān)鍵的作用。為了更好地理解其作用，本文以簡(jiǎn)易數(shù)字鐘設(shè)計(jì)為例，嘗試設(shè)計(jì)一個(gè)時(shí)、分、秒功能俱全且能準(zhǔn)確顯示的數(shù)字鐘，以便更加全面地掌握該技術(shù)。

3.1 材料準(zhǔn)備

1臺(tái)電子計(jì)算機(jī)（安裝有QuarterⅡ軟件），1個(gè)EDA技術(shù)箱（配備有FPGA芯片）。本次設(shè)計(jì)選用材料簡(jiǎn)單，整體設(shè)計(jì)也較為簡(jiǎn)單，選用的FPGA芯片不僅精簡(jiǎn)了電子電路實(shí)際聯(lián)系，還增加了其可操作性，能夠依據(jù)設(shè)計(jì)人員的設(shè)計(jì)需求構(gòu)成相應(yīng)電路。

3.2 設(shè)計(jì)思路及方法

根據(jù)上文所述，電子電路設(shè)計(jì)選擇自上而下的設(shè)計(jì)流程，依次完成系統(tǒng)級(jí)、物理實(shí)現(xiàn)級(jí)、電路級(jí)三個(gè)層次的設(shè)計(jì)，突顯設(shè)計(jì)專業(yè)化、規(guī)范化。因此，在本次數(shù)字鐘設(shè)計(jì)過程中，我們需要根據(jù)數(shù)字鐘的時(shí)、分、秒計(jì)數(shù)設(shè)置，譯碼顯示設(shè)置等主要內(nèi)容，對(duì)設(shè)計(jì)進(jìn)行分層處理，包括第一層（數(shù)字鐘）、第二層（時(shí)、分、秒計(jì)數(shù)及譯碼顯示）、第三層（60進(jìn)制及24進(jìn)制計(jì)數(shù)器、譯碼顯示電路）。在這一過程中，我們需要使用VHDL語(yǔ)言進(jìn)行編程描述，依據(jù)VHDL語(yǔ)言設(shè)計(jì)規(guī)范，使用QusrterⅡ軟件設(shè)計(jì)出60進(jìn)制計(jì)數(shù)器程序進(jìn)行編碼，獲得支持調(diào)用的圖元；隨后，在以60進(jìn)制計(jì)數(shù)器對(duì)應(yīng)設(shè)計(jì)程序的基礎(chǔ)上，編寫24進(jìn)制計(jì)數(shù)器，判斷調(diào)整相應(yīng)進(jìn)位，將60進(jìn)制調(diào)整為24進(jìn)制，其余部分保持不變，繼而完成“時(shí)”的設(shè)計(jì)。

在設(shè)計(jì)譯碼顯示電路時(shí)，為突顯出顯示界面的視覺效果，采用動(dòng)態(tài)譯碼掃描電路，能夠獲得特殊視覺效果，還能達(dá)到節(jié)能降耗的目的。其工作原理如下：通過設(shè)置使掃描信號(hào)對(duì)應(yīng)頻率超過人眼正常視覺暫留頻率，由此實(shí)現(xiàn)某個(gè)時(shí)間點(diǎn)7段數(shù)碼管點(diǎn)亮（其中6個(gè)同時(shí)顯現(xiàn)）的效果。另外，我們?cè)谧鲰攲釉O(shè)計(jì)時(shí)，將底層設(shè)計(jì)模塊作為基本目標(biāo)，利用原理圖進(jìn)行設(shè)計(jì)，將兩者有機(jī)結(jié)合，達(dá)到了獲得完整電子電路的設(shè)計(jì)目標(biāo)。

3.3 編譯下載

該步驟屬于設(shè)計(jì)完成重要步驟，設(shè)計(jì)人員可以利用實(shí)驗(yàn)工具箱校驗(yàn)設(shè)計(jì)精準(zhǔn)度，一旦發(fā)現(xiàn)錯(cuò)誤，及時(shí)進(jìn)行更改；設(shè)計(jì)人員也可以利用編譯仿真技術(shù)，將其下載至FPGA芯片上，實(shí)現(xiàn)復(fù)制和移動(dòng)，有效實(shí)施基于FPGA芯片的存儲(chǔ)工作。

4.結(jié)語(yǔ)

綜上所述，在科學(xué)技術(shù)快速發(fā)展的背景下，電子電路及系統(tǒng)設(shè)計(jì)環(huán)境發(fā)生了很大改變，設(shè)計(jì)技術(shù)和方法也得到了一定的發(fā)展和改進(jìn)。電子設(shè)計(jì)自動(dòng)化EDA的普及應(yīng)用，具有十分突出的實(shí)踐應(yīng)用價(jià)值，能夠?yàn)殡娮与娐芳跋到y(tǒng)分析設(shè)計(jì)軟件、MATLAB電路及系統(tǒng)仿真、電子電路及系統(tǒng)層次設(shè)計(jì)等方面提供充足動(dòng)力。因此，加強(qiáng)EDA技術(shù)研究與實(shí)踐，能夠指導(dǎo)技術(shù)發(fā)展，從而實(shí)現(xiàn)行業(yè)的可持續(xù)健康發(fā)展。