李演明，黃晟睿，鄧新安，張春紅，沈宇衡

（長(zhǎng)安大學(xué) 電子與控制工程學(xué)院，陜西 西安 710064）

0 引言

芯片的傳統(tǒng)測(cè)試需要有一定測(cè)試基礎(chǔ)的工程師進(jìn)行測(cè)試電路的構(gòu)建、測(cè)試程序的開發(fā)以及測(cè)試資源配置，整個(gè)測(cè)試過(guò)程復(fù)雜繁瑣且開發(fā)周期長(zhǎng)、效率低下。同時(shí)，集成電路設(shè)計(jì)研發(fā)的數(shù)模混合信號(hào)芯片技術(shù)應(yīng)用越來(lái)越多，已超過(guò)單一模擬芯片的應(yīng)用，它也是芯片領(lǐng)域國(guó)產(chǎn)替代的重要研發(fā)方向。數(shù)?；旌闲酒葐我荒M芯片更復(fù)雜，因此芯片的測(cè)試成本越來(lái)越高，部分芯片的測(cè)試成本甚至高于制造成本。為此，如果能夠開發(fā)出一種可快速配置且靈活應(yīng)用的混合信號(hào)芯片自動(dòng)測(cè)試系統(tǒng)，對(duì)于混合信號(hào)芯片技術(shù)的發(fā)展具有重要意義。針對(duì)模擬/混合信號(hào)測(cè)試成本高、效率低的問(wèn)題，本文基于ACCOTEST STS8200 測(cè)試機(jī)平臺(tái)提出一種用于混合信號(hào)芯片的自動(dòng)測(cè)試系統(tǒng)，完成對(duì)于電池保護(hù)芯片測(cè)試的開發(fā)，可有效地減少測(cè)試開發(fā)時(shí)間，大大降低測(cè)試成本，具有實(shí)際的工程價(jià)值與意義。

1 測(cè)試分析與測(cè)試電路設(shè)計(jì)

本文所測(cè)試的芯片是一款電池保護(hù)芯片，該芯片采用SOP?14 的封裝，適用于串聯(lián)的3～5 個(gè)電池組，為電池包提供過(guò)壓、欠壓、過(guò)流和過(guò)溫保護(hù)。表1 給出了該電池保護(hù)芯片關(guān)鍵測(cè)試項(xiàng)目。

表1 電池保護(hù)芯片關(guān)鍵測(cè)試項(xiàng)目

本文基于STS8200 測(cè)試機(jī)平臺(tái)開發(fā)了該電池保護(hù)芯片測(cè)試方案。STS8200 測(cè)試機(jī)平臺(tái)包括測(cè)試盒、PC 工作站和測(cè)試主機(jī)等三個(gè)部分。本文用到的資源有一塊大功率FPVI 模塊、兩塊小功率FOVI 模塊、用戶板控制CBIT 模塊以及數(shù)字通道DIO 模塊。

如 圖1 所 示，VCC 為 芯 片 提 供 電 壓；VC1～VC5 是5 節(jié)電池正極的連接端子；RCOT 和RDOT 是檢測(cè)放電過(guò)溫和充電過(guò)溫的連接端子；VINI 是過(guò)流檢測(cè)端子；CO和DO 是過(guò)壓和欠壓檢測(cè)端子。CBIT 模塊使用7 位繼電器控制位分別控制電路中的7 個(gè)開關(guān)；FOVI 模塊連接到芯片的每個(gè)管腳，提供小功率電壓電流；FPVI 模塊為Trimming 提供大功率電源；DIO 模塊為Trimming 提供數(shù)字激勵(lì)。

圖1 中的輸入電容電阻網(wǎng)絡(luò)起到了一定的濾波作用。在測(cè)試溫度保護(hù)時(shí)，S3_C 與S4_C 分別閉合，在測(cè)試其他指標(biāo)時(shí)，開關(guān)S2_C 與S5_C 閉合。

圖1 電池保護(hù)芯片測(cè)試方案

溫度保護(hù)原理圖如圖2 所示，DT，CT 端子是電池保護(hù)芯片的溫度檢測(cè)引腳，也是電壓輸出引腳。當(dāng)其中一個(gè)管腳輸出參考電壓時(shí)，另一管腳就處于檢測(cè)狀態(tài)。

圖2 溫度保護(hù)原理圖

以充電過(guò)溫為例簡(jiǎn)要敘述溫度保護(hù)原理：由CT 端子輸出電壓

V

，通過(guò)

R

與103 NTC 電阻形成分壓網(wǎng)絡(luò)，當(dāng)DT 采樣小于

R

兩端電壓時(shí)，進(jìn)行溫度異常狀態(tài)下的充電保護(hù)。放電過(guò)溫檢測(cè)與充電過(guò)溫檢測(cè)原理相同，檢測(cè)管腳相反。

混合信號(hào)芯片的FT 測(cè)試時(shí)需要一些常用數(shù)字序列的激勵(lì)與測(cè)量，主機(jī)向從機(jī)發(fā)送數(shù)據(jù)示意圖如圖3 所示，STS8200 平臺(tái)上的DIO 模塊可產(chǎn)生可變參數(shù)的數(shù)字序列，外接SMA 射頻接頭到待測(cè)器件回路，進(jìn)而準(zhǔn)確地遵循待測(cè)器件的數(shù)字序列進(jìn)行波形測(cè)量。

圖3 主機(jī)向從機(jī)發(fā)送數(shù)據(jù)示意圖

FT Trimming 即修調(diào)，意味著芯片內(nèi)部的電路參數(shù)在修調(diào)的手段下達(dá)到芯片設(shè)計(jì)者的要求或滿足用戶的應(yīng)用需求。內(nèi)嵌存儲(chǔ)單元修調(diào)電路中，常用的存儲(chǔ)單元有OTP、EPROM 等。

因此，本文提出一種基于OTP 的FT Trimming 電路設(shè)計(jì)，利用IC 總線控制技術(shù)和FT Trimming 技術(shù)，完成芯片的修調(diào)處理和功能模式差異化，有效降低工藝失調(diào)、工藝波動(dòng)等對(duì)電路設(shè)計(jì)的影響，提高芯片設(shè)計(jì)的良率、可靠性以及系統(tǒng)的靈活擴(kuò)展。

對(duì)于閾值類參數(shù)（VOV，VUV，VDOC，VCOC）測(cè)試時(shí)，必須設(shè)法在兼顧精確抓取信號(hào)翻轉(zhuǎn)點(diǎn)的同時(shí)保證其觸發(fā)精度。

閾值掃描參數(shù)波形示意圖如圖4 所示。接入測(cè)試的

V

/

I

Source 以步進(jìn)的方式進(jìn)行電壓/電流掃描，必須保證足夠的精度和分辨率以確保閾值觸發(fā)點(diǎn)參數(shù)測(cè)試的精度，圖中每一階以1 mV 的電壓進(jìn)行升降；也需注意到

V

/

I

源的交流分量應(yīng)足夠小，避免在動(dòng)態(tài)DC 測(cè)試時(shí)引入交流噪聲，干擾測(cè)試的穩(wěn)定度與精確度；更為關(guān)鍵的是必須保證足夠快的掃描速度，提升測(cè)試效率。

圖4 閾值掃描參數(shù)波形示意圖

2 測(cè)試系統(tǒng)軟件程序設(shè)計(jì)

電池保護(hù)芯片的閾值測(cè)試程序流程如圖5 所示。以過(guò)壓/欠壓為例，首先設(shè)置工位數(shù)，確定要測(cè)的指標(biāo)，設(shè)置上下限和電流鉗位；然后CBIT 模塊控制繼電器開關(guān)測(cè)試

V

/

V

等指標(biāo)，判斷延遲時(shí)間是否最短，設(shè)置觸發(fā)點(diǎn)、電壓間隔、間隔時(shí)間，利用AWG 電壓掃描到觸發(fā)點(diǎn)，設(shè)置采樣時(shí)間和頻率，判斷結(jié)果是否觸發(fā)，得到測(cè)量結(jié)果，計(jì)算并輸出

V

/

V

閾值結(jié)果。

圖5 電池保護(hù)芯片的閾值測(cè)試程序流程

對(duì)于電池保護(hù)芯片的充/放電過(guò)流測(cè)試程序，由于測(cè)試原理與電壓閾值的動(dòng)態(tài)掃描方式相同，只需改變對(duì)應(yīng)函數(shù)的輸入?yún)?shù)與掃描范圍，切換對(duì)應(yīng)繼電器序列，同時(shí)更新寄存器狀態(tài)。

在針對(duì)電池保護(hù)芯片進(jìn)行溫度保護(hù)功能測(cè)試時(shí)，也是通過(guò)電壓掃描方式進(jìn)行測(cè)試，同樣只需改變對(duì)應(yīng)函數(shù)的輸入?yún)?shù)與掃描范圍，切換對(duì)應(yīng)繼電器序列，同時(shí)更新寄存器狀態(tài)。還有其他一些關(guān)鍵指標(biāo)，如電流項(xiàng)I_VCC、ICO_HIZ、基 準(zhǔn) 電 壓 VREF、Open_Short 項(xiàng)OS_VCC、OS_CIT、OS_RCOT、OS_RDOT 等也可通過(guò)測(cè)試機(jī)進(jìn)行測(cè)試，求平均值后得到結(jié)果。

3 基于OTP Trimming 測(cè)試優(yōu)化算法

圖3 中已經(jīng)描述了STS8200 平臺(tái)上的DIO 模塊為FT 測(cè)試提供數(shù)字序列的激勵(lì)與測(cè)量。在此基礎(chǔ)上，本文設(shè)計(jì)一種基于構(gòu)建參考模型的輪詢Trimming 優(yōu)化算法的測(cè)試方法，在FT 測(cè)試中不僅具有高效且精準(zhǔn)的表現(xiàn)，而且還可以利用算法實(shí)時(shí)預(yù)測(cè)Trimming 步長(zhǎng)，進(jìn)行Trimming 后的預(yù)測(cè)，進(jìn)而與Trimming 后實(shí)際值進(jìn)行誤差比較，最終顯示于人機(jī)交換界面進(jìn)行直觀體現(xiàn)。具體表現(xiàn)為一旦Trimming 測(cè)試條件建立，程序內(nèi)部立即獲得加權(quán)被測(cè)量，進(jìn)行偏差計(jì)算；同時(shí)調(diào)用Reference Mode模塊進(jìn)行參考預(yù)測(cè)，給出具體Trimming 的步長(zhǎng)與數(shù)字編碼，供DIO 模塊進(jìn)行具體協(xié)議通信，進(jìn)而與Trimming之后燒斷fuse 的實(shí)際測(cè)量進(jìn)行比較，將偏差予以顯示，具體程序流程如圖6 所示。

圖6 Trimming 算法流程

Trimming Step 列舉會(huì)耗費(fèi)大量時(shí)間，尤其隨著設(shè)計(jì)Fuse 的位數(shù)增多后，大大增加編程代碼繁瑣冗余度，而且Trimming Step 篩選都要測(cè)量一次對(duì)應(yīng)電壓值，尤其是隨著Fuse 預(yù)留位數(shù)越多，測(cè)試時(shí)間呈指數(shù)級(jí)增加，大大降低了單位時(shí)間內(nèi)的測(cè)試效率。

因此，在本文算法中，首先將待測(cè)芯片Bandgap 的初始測(cè)量值設(shè)為

V

，即Trimming Bit 為初始默認(rèn)0000000 時(shí)所對(duì)應(yīng)的電壓值，計(jì)算與目標(biāo)值偏差電壓百分比的值記為V_delta，輪詢剩余比較值為

V

，將電壓偏差百分比的值V_delta 進(jìn)行不斷的輪詢比較，與所對(duì)應(yīng)Trimming Bit 對(duì)應(yīng)的Fuse 修調(diào)電壓百分比的值不斷遞減作差，直到輪詢結(jié)束找到加權(quán)后的最優(yōu)Trimming Step；同時(shí)建立參考修調(diào)模型，輸入初始測(cè)量值

V

與最優(yōu)Trimming Step，即可輸出理想Trimming 后的

V

電壓值，最終利用Scoreboard 模塊進(jìn)行誤差比較，若Trimming Target 與理想

V

數(shù)值近似，即代表Trimming 成 功。Round Robin 函 數(shù) 和Reference Mode 模塊的程序流程如圖7、圖8 所示。

圖7 Round Robin 輪詢模塊程序流程

圖8 Reference Mode 模塊程序流程

這里值得注意的是，整個(gè)Trimming get Code 算法建立的前提是精準(zhǔn)地測(cè)量未進(jìn)行Trimming 的Bandgap 的電壓值

V

，所以在程序執(zhí)行的初始部分應(yīng)盡可能地進(jìn)行多次采樣求取均值，確保在Trimming 范圍內(nèi)才能進(jìn)行下一步的計(jì)算操作。否則可能引起采樣誤差或芯片本身Bandgap 電壓偏離太遠(yuǎn)，早已超出范圍而導(dǎo)致算法調(diào)用、計(jì)算并輸出錯(cuò)誤Trimming Code 的失誤動(dòng)作，造成時(shí)間和資源的雙重浪費(fèi)。

4 測(cè)試系統(tǒng)實(shí)現(xiàn)及結(jié)果分析

本節(jié)在上述芯片測(cè)試的硬件關(guān)系及程序設(shè)計(jì)的基礎(chǔ)之上，進(jìn)行系統(tǒng)級(jí)的設(shè)計(jì)說(shuō)明，然后對(duì)進(jìn)行Trimming之后的

V

指標(biāo)進(jìn)行數(shù)據(jù)分析。

4.1 測(cè)試系統(tǒng)的實(shí)現(xiàn)

芯片測(cè)試板如圖9 所示。針對(duì)多串和單串電池保護(hù)芯片的不同封裝類型定制了不同Socket 夾具，由于芯片管腳較其他混合信號(hào)的芯片有極強(qiáng)的規(guī)律性，可利用較少的繼電器實(shí)現(xiàn)多類型的測(cè)試。同時(shí)，利用多通道的野口接插件即可在連接測(cè)試底座Socket 的同時(shí)保證與特定自動(dòng)機(jī)械手handler 的連接，以最低的硬件成本實(shí)現(xiàn)電池保護(hù)芯片的自動(dòng)測(cè)試?，F(xiàn)場(chǎng)測(cè)試圖如圖10所示。

圖9 芯片測(cè)試板

圖10 現(xiàn)場(chǎng)測(cè)試圖

首先，針對(duì)相應(yīng)芯片的測(cè)試項(xiàng)應(yīng)建立對(duì)應(yīng)的測(cè)試函數(shù)Function 及其詳細(xì)的測(cè)試參數(shù)Param；其次，每個(gè)測(cè)試參數(shù)Param 又詳細(xì)分為不同Condition 加以區(qū)別，包含了可設(shè)置的每個(gè)Function 測(cè)試的勾選項(xiàng)。

如圖11 所示，測(cè)試參數(shù)的勾選項(xiàng)設(shè)計(jì)是非常重要的。通常情況下，對(duì)于一般FT 測(cè)試而言，還需完成芯片修調(diào)程序的開發(fā)，因此對(duì)于不同芯片不同偏差所需的修調(diào)條件也不盡相同。若對(duì)Condition 進(jìn)行可勾選性設(shè)計(jì)，可以極大程度上地簡(jiǎn)化測(cè)試廠人員對(duì)同一芯片不同修調(diào)測(cè)試程序更新的繁瑣環(huán)節(jié)，只需勾選對(duì)應(yīng)參數(shù)即可完成測(cè)試程序內(nèi)部參數(shù)傳遞環(huán)節(jié)對(duì)應(yīng)部分的代碼偏差量，快速完成對(duì)應(yīng)不同版本芯片的測(cè)試程序配置，提高芯片測(cè)試效率，加快芯片的量產(chǎn)速度。

圖11 Condition 參數(shù)柔性傳遞勾選項(xiàng)設(shè)計(jì)

另外，在配置好對(duì)應(yīng)的測(cè)試項(xiàng)之后，應(yīng)逐個(gè)建立對(duì)應(yīng)的測(cè)試起始條件及終止條件，并完成對(duì)失效芯片的失效模式配置。不同組的失效模式用Bin2，Bin3，…來(lái)表示，通常Bin1 代表測(cè)試通過(guò)。這是為了在實(shí)際量產(chǎn)測(cè)試時(shí)便于對(duì)次品分類而設(shè)計(jì)的，如果芯片在某個(gè)測(cè)試組的測(cè)試項(xiàng)目中fail，那么這顆芯片就會(huì)落入對(duì)應(yīng)的Bin 等待處理。依據(jù)前文自動(dòng)測(cè)試程序設(shè)計(jì)流程與思路，在整體測(cè)試項(xiàng)配置時(shí)應(yīng)注意收尾。利用開短路測(cè)試項(xiàng)Open/Short 項(xiàng)分別保證待測(cè)芯片測(cè)試前后內(nèi)部靜電保護(hù)ESD二極管的正常以及外部管腳之間的獨(dú)立情況。按照測(cè)試關(guān)鍵度依次對(duì)前文的過(guò)壓保護(hù)、欠壓保護(hù)、過(guò)流保護(hù)、溫度保護(hù)進(jìn)行測(cè)試。同時(shí)，在實(shí)際量產(chǎn)測(cè)試編程時(shí)應(yīng)考慮多節(jié)電池不同版本的Trimming 項(xiàng)預(yù)留，即將Limit 的上下限與Trimming 目標(biāo)值進(jìn)行浮動(dòng)設(shè)限，從而保證不同版本芯片不同Limit Value 的實(shí)現(xiàn)；并在測(cè)試程序內(nèi)部分別加入修調(diào)測(cè)試項(xiàng)與過(guò)壓、欠壓保護(hù)的標(biāo)志位，按照前文所述進(jìn)行關(guān)鍵指標(biāo)的二次測(cè)量，滿足設(shè)計(jì)者的設(shè)計(jì)要求及對(duì)應(yīng)客戶的需求。

4.2 測(cè)試結(jié)果及分析

測(cè)試數(shù)據(jù)統(tǒng)計(jì)如表2 所示，測(cè)試了31631 顆芯片之后，其中有205 顆芯片超出測(cè)試范圍，有31426 顆芯片是符合測(cè)試范圍的，芯片的測(cè)試良率為99.35%。

表2 測(cè)試數(shù)據(jù)統(tǒng)計(jì)

如圖12 所示，在測(cè)試了31631 顆芯片之后，圖a）為Trimming 前的基準(zhǔn)電壓，均值大約在2251 mV，頻次的標(biāo)準(zhǔn)差為13.29；圖b）為Trimming 后的基準(zhǔn)電壓，均值為2254 mV，且Trimming 后數(shù)據(jù)的標(biāo)準(zhǔn)差僅為1.766，充分說(shuō)明FT Trimming 的有效性及精準(zhǔn)度。

圖12 Trimming 前后的基準(zhǔn)電壓對(duì)比

5 結(jié)論

本文對(duì)一款電池保護(hù)芯片的過(guò)壓/欠壓保護(hù)、過(guò)流保護(hù)、溫度保護(hù)進(jìn)行了測(cè)試，對(duì)基準(zhǔn)電壓

V

進(jìn)行Trimming 修調(diào)，測(cè)試參數(shù)及精度均測(cè)試成功。本文提出的測(cè)試方案在軟件上將部分變化的閾值特性設(shè)置成可選或可編輯菜單式，工程開發(fā)階段只需通過(guò)菜單選項(xiàng)即可實(shí)現(xiàn)閾值、版本、模式等的靈活設(shè)計(jì)。同時(shí)，在硬件設(shè)計(jì)上還考慮了不同封裝、不同PIN 順序等的差異，通過(guò)野口轉(zhuǎn)接板的補(bǔ)充設(shè)計(jì)即可快速實(shí)現(xiàn)相同功能不同芯片的測(cè)試方案設(shè)計(jì)，大大縮短了測(cè)試的開發(fā)周期。實(shí)驗(yàn)結(jié)果體現(xiàn)了該測(cè)試方案的有效性。