楊 燚，趙 凱,2，趙鈺迪，董俊辰

(1.北京信息科技大學 智能芯片與網絡研究院，北京 100192；2.北京大學 微米納米加工技術國家級重點實驗室，北京 100871)

0 引言

集成電路中晶體管小型化發(fā)展使得傳統(tǒng)硅基器件逐漸接近物理極限和性能極限，硅的替代半導體材料成為研究的熱點[1]。在空間輻照等特殊工況下，器件的性能及可靠性受到帶電粒子、γ射線、X射線等的顯著影響[2]。近年來隨著集成電路工藝進入到納米尺度，為了減小柵介質漏電，高k柵介質材料得到了廣泛應用，然而器件的抗輻照設計也變得愈加復雜。二氧化鉿材料由于其更高的介電常數(shù)和更大的帶隙，在宇航應用中具有更好的抗輻照性能，被認為是目前二氧化硅材料的合理替代方案之一[3]。金屬-氧化物半導體場效應晶體管(metal oxide semiconductor field effect transistors,MOSFETs)中的閾值電壓漂移和載流子遷移率是兩個容易受到輻照影響的重要指標[4]，數(shù)值仿真表明電離輻照總劑量(total ionizing dose,TID)會導致器件閾值電壓漂移以及載流子遷移率下降[5]；此外利用實驗研究電場、溫度、輻照劑量率、器件摻雜濃度等因素對閾值電壓和遷移率的影響是更為有效的方式[6]，相關實驗表明在高劑量率下空間電荷效應對界面態(tài)的形成存在抑制作用[7]。

目前大多針對TID效應的研究極少考慮微觀下的缺陷行為，特別是器件柵介質中缺陷對載流子的俘獲/發(fā)射、缺陷生長/復合和缺陷耦合等。本文利用非輻照多聲子躍遷和輻照誘導陷阱電荷的物理形成過程，通過動力學蒙特卡洛(kinetic Monte Carlo,KMC)方法建立MOSFETs結構研究模型，模擬研究缺陷的多種行為及TID效應對MOSFETs器件閾值電壓漂移的影響，可為集成電路的設計、仿真、可靠性分析和抗輻射加固等提供依據(jù)。

1 物理過程

高k柵介質良好的熱力學穩(wěn)定性與匹配性能夠有效地抑制MOSFETs短溝道效應，但是MOSFETs柵介質中缺陷充放電行為會導致器件可靠性退化。如圖1所示：柵介質中的缺陷能夠從溝道或柵極俘獲載流子(過程a)，也能向溝道或柵電極發(fā)射載流子(過程b)，并且載流子有一定幾率在缺陷之間隧穿，發(fā)生缺陷耦合行為(過程c)；高k柵介質中除本征初始缺陷外，在溫度和電壓應力下還會產生新的缺陷(過程d)，其中一些氧空位可能與其相鄰近的粒子發(fā)生復合行為(過程e)；電離輻照會激發(fā)介質層中的電子—空穴對，從自體復合中逃逸出的電子在電場作用下被快速掃出介質層，而逃逸出的空穴有一定幾率在臨近的缺陷之間跳躍，向著溝道界面遷移并被俘獲形成介質層陷阱電荷(過程f)；一部分被俘獲的空穴與缺陷發(fā)生反應會釋放出質子，質子向溝道界面移動并與被氫鈍化的懸掛鍵反應形成界面陷阱電荷(過程g)。

圖1 MOSFETs柵介質中載流子俘獲相關的微觀物理過程

柵介質缺陷行為過程a—e可利用非輻照多聲子躍遷模型[8]進行描述：

Pc=δncνnnexp[-εc/(kBT)]

(1)

Pe=δneνnNcexp[-εe/(kBT)]

(2)

Pij=Tijfcexp[-εij/(kBT)]

(3)

Pg=fgexp[-(Eg-γF)/(kBT)]

(4)

Pr=frexp[-Er/(kBT)]

(5)

式中：Pc和Pe分別為缺陷從溝道/柵電極俘獲載流子行為的概率和缺陷向溝道/柵電極發(fā)射載流子行為的概率；Pij為載流子在缺陷之間跳躍行為的概率；Pg為缺陷生長行為發(fā)生的概率；Pr為缺陷發(fā)生復合行為的概率；δnc,e為缺陷俘獲截面面積；νn為載流子在柵介質材料中的熱速度；kB為玻爾茲曼常數(shù)；n為溝道或柵電極的載流子濃度；Nc為電子的有效能級密度；εc和εe分別為缺陷俘獲和發(fā)射勢壘；T為溫度；F為電場強度；εij為俘獲載流子在缺陷間隧穿需要跨過的熱勢壘；Tij為隧穿幾率；fc為載流子在缺陷中的振動頻率；Eg和Er分別為缺陷生長和復合的零點場激活能，與材料相關；fg和fr分別為缺陷生長和復合對應的晶格振動頻率；γ為化學鍵極化系數(shù)。

輻照誘導介質層陷阱電荷和界面陷阱電荷的形成過程f—g可利用動力學模型進行描述[9]：

(6)

Pit=NSiH[1-exp(-0.5DitD′t)]

(7)

(8)

式中：Pot為輻照誘導形成的介質層陷阱電荷密度；Pit為輻照誘導形成的界面陷阱電荷密度；D′為輻照劑量率；fy為電子空穴對從本體復合中逃逸的概率；Nt和NSiH分別為缺陷密度和被氫鈍化的懸掛鍵密度；σpt和σit分別為介質層內空穴俘獲截面面積和界面質子俘獲截面面積；tox為介質層厚度；g0為電離輻照誘導電子空穴對生成的轉換因子。TID效應引起的閾值電壓漂移由介質層陷阱電荷和界面陷阱電荷兩部分組成，N型MOSFETs介質層陷阱電荷引起負向漂移(ΔVot)，界面陷阱電荷引起正向漂移(ΔVit)。

2 模擬方法

基于隨機數(shù)的動力學蒙特卡洛方法在MOSFETs可靠性分析中有廣泛的應用，可以直觀地描述器件中的各種隨機過程。利用非輻照多聲子躍遷和輻照誘導陷阱電荷的物理形成過程，通過KMC方法建立MOSFETs結構柵介質研究模型，模擬過程如圖2所示。首先通過Synopsys公司的Sentaurus TCAD工具的SDE模塊建立N型MOSFETs結構，利用SDevice模塊模擬器件在柵壓應力和溫度應力下的物理行為，提取初始電勢電場分布、載流子密度分布作為KMC方法模擬的輸入數(shù)據(jù)。模擬中假設初始缺陷分布是隨機均勻的，根據(jù)缺陷俘獲/發(fā)射載流子、載流子隧穿跳躍及缺陷生長/復合行為發(fā)生的概率，在每個時間步長(Δt)內判斷缺陷發(fā)生的行為，進而重新計算缺陷分布、電荷分布和缺陷電荷分布，新產生的缺陷將在下一個Δt內參與行為模擬，每個Δt結束時統(tǒng)計電荷分布及電子流的變化情況并計算閾值電壓漂移(ΔVth)，循環(huán)直至模擬設定時間結束。

圖2 動力學蒙特卡洛方法模擬仿真流程

模擬仿真樣品為鉿基nMOSFET器件，柵長、寬均為20 nm，柵介質由3.7 nm二氧化鉿和0.4 nm二氧化硅組成[8]。介質層初始缺陷密度分別為5.0×1018cm-3和3.0×1018cm-3，襯底摻雜濃度為1.0×1016cm-3，源漏端摻雜濃度為1.0×1020cm-3，柵極電壓為1.7 V。模擬中假設輻照電離產生的電子空穴對在介質層內均勻產生，忽略界面附近的空間電荷效應；通過提取MOSFETs柵介質缺陷的電荷分布，得到閾值電壓的退化特性。式(1)～(8)中部分參數(shù)數(shù)值如表1所示。

表1 式(1)～(8)參數(shù)數(shù)值

3 結果與分析

陷阱誘導退化和輻照誘導退化的作用強度不同。圖3為無輻照時不同溫度下閾值電壓漂移的瞬態(tài)變化，為減小KMC方法隨機性帶來的誤差，閾值電壓漂移統(tǒng)計50次模擬的平均值。缺陷的多種行為與溫度應力密切相關，不同溫度下缺陷生長/復合的可能性不同，使得在后續(xù)的時間步長內參與俘獲/發(fā)射載流子的缺陷數(shù)量發(fā)生變化，且不同溫度下載流子在缺陷間跳躍的可能性不同，電荷所獲得的能量不同。由模擬結果可知，高溫下，隨著時間的累積會產生更多的缺陷；這些新增加的缺陷在下一個時間步長中都會參與到載流子的俘獲/發(fā)射行為中，更多的載流子俘獲使得閾值電壓發(fā)生變化，還會導致泄漏電流的變化。加入輻照后，閾值電壓漂移與累積時間的關系如圖4所示，閾值電壓漂移由TID及缺陷行為共同作用。由模擬結果可知，當輻照劑量小于1 krad時，閾值電壓有少許正向漂移；當輻照劑量繼續(xù)累積時，閾值電壓出現(xiàn)越來越嚴重的負向漂移。這是由于在輻照劑量較小時，介質中因TID效應累積的陷阱電荷很少，而溫度應力使得缺陷生長，參與載流子俘獲發(fā)射的缺陷數(shù)目增加，缺陷誘導漂移占據(jù)主導，閾值電壓正向漂移；隨著輻照累積劑量的增加，介質層陷阱電荷和界面陷阱電荷增加，TID效應導致的閾值漂移已經遠遠大于缺陷俘獲發(fā)射行為導致的閾值漂移，閾值電壓負向漂移并越發(fā)嚴重。

圖3 溫度對閾值電壓漂移的影響

圖4 TID效應對閾值電壓漂移的影響

不同輻照劑量下，TID效應產生的電子空穴對數(shù)量不同，使得介質層陷阱電荷和界面陷阱電荷的累積量不同，進而導致閾值電壓漂移不同，在輻照劑量累計大于1 krad之后，模擬結果如圖5所示，介質層陷阱電荷導致負向的閾值電壓漂移，界面陷阱電荷導致正向的閾值電壓漂移。此時，TID誘導的陷阱電荷作用已經遠遠大于缺陷生長帶來的影響。輻照劑量越大，累積的電子空穴越多。電子被電場掃出介質層，空穴被缺陷俘獲形成陷阱電荷，陷阱電荷的累積與空穴密切相關；空穴越多，累積的陷阱電荷越多，導致閾值電壓漂移越嚴重。

圖5 不同劑量下介質層陷阱電荷引起的閾值電壓漂移

當輻照劑量累積至極高的水平時，TID效應導致的閾值電壓漂移出現(xiàn)反彈現(xiàn)象，如圖6所示，輻照劑量被提高了一個數(shù)量級以加快模擬的速度。由結果可知，在中高劑量累積下，介質層陷阱電荷密度趨于飽和，而界面陷阱電荷仍在增加，在仿真的樣品中當累積劑量大于1.4 Mrad時，界面陷阱電荷的增長率大于介質層陷阱電荷增長率，閾值電壓漂移出現(xiàn)反彈現(xiàn)象，對于N型MOSFETs，此時的介質層陷阱電荷累積作用仍是大于界面陷阱電荷作用的，閾值電壓仍為負向漂移；隨著輻照劑量的繼續(xù)累積，閾值電壓將出現(xiàn)正向漂移，但此時器件已經損壞，不能再維持原本正常功能，所組成的電路甚至可能已經失效。

圖6 在極大TID效應下閾值電壓漂移的反彈現(xiàn)象

TID效應受溫度的影響。398 K溫度下陷阱電荷導致的閾值電壓漂移比300 K嚴重，溫度會影響電子空穴逃離本體復合的概率和陷阱態(tài)的形成速度，溫度越高，逃逸的電子空穴越多，陷阱態(tài)建立速度越快，隨時間累積帶來的閾值電壓漂移越明顯。此外，界面被氫鈍化的懸掛鍵密度影響界面陷阱電荷帶來的閾值電壓漂移結果如圖7所示。懸掛鍵密度越大，隨著時間累積的閾值電壓漂移越明顯，有效調節(jié)懸掛鍵密度可對介質層陷阱電荷導致的負向閾值電壓漂移進行補償。

圖7 懸掛鍵密度對閾值電壓漂移的影響

4 結束語

本文利用KMC方法模擬研究了鉿基MOSFETs柵介質中陷阱誘導的器件性能退化和TID效應對閾值電壓漂移的影響，包括缺陷的生長/復合、載流子的俘獲/發(fā)射、載流子的隧穿跳躍以及輻照誘導陷阱電荷的形成。由結果可知，在輻照劑量小于1 krad時，TID誘導的陷阱電荷對閾值電壓的影響小于本征缺陷和新生缺陷帶來的影響；隨著輻照劑量累積到1.4 Mrad，界面陷阱電荷影響逐漸增加，閾值電壓漂移出現(xiàn)反彈現(xiàn)象。溫度影響陷阱態(tài)的形成，溫度越高，TID效應導致的閾值電壓漂移越明顯，且界面被氫鈍化的懸掛鍵密度也會影響陷阱電荷的形成和作用。本文結果可為集成電路的設計、仿真、可靠性分析和抗輻加固等提供依據(jù)。