王曉鴿 韓振國(guó) 孔梁 張夢(mèng)園

【摘要】? ? 航空電子系統(tǒng)的復(fù)雜度日益增大，因而對(duì)處理器等關(guān)鍵硬件技術(shù)提出了更高的要求。對(duì)嵌入式系統(tǒng)的數(shù)據(jù)處理能力的要求也越來(lái)越高[1]。近年來(lái)，嵌入式系統(tǒng)越來(lái)越趨向于綜合化、智能化，對(duì)于國(guó)產(chǎn)處理器數(shù)據(jù)處理硬件設(shè)計(jì)的要求也逐步提升。本文介紹了一種基于國(guó)產(chǎn)HKSP6101處理器的數(shù)據(jù)處理子卡設(shè)計(jì)和實(shí)現(xiàn)，并對(duì)部分功能單元的設(shè)計(jì)進(jìn)行了詳細(xì)描述。該模塊具有處理能力強(qiáng)、通用性強(qiáng)、功耗低等特點(diǎn)，具有較高的應(yīng)用價(jià)值，目前該模塊已經(jīng)應(yīng)用于多種嵌入式電子設(shè)備中，能夠在接口功能、處理性能等方面覆蓋多種同級(jí)別PowerPC處理器的指標(biāo)，實(shí)現(xiàn)完全替代或者功能替代。

【關(guān)鍵詞】? ? HKSP6101處理器? ? 數(shù)據(jù)處理子卡? ? 嵌入式

引言：

隨著計(jì)算機(jī)技術(shù)、通信技術(shù)的飛速發(fā)展，數(shù)據(jù)處理子卡設(shè)計(jì)向著高技術(shù)、高性能、低功耗的目標(biāo)發(fā)展[2]。與此同時(shí)，進(jìn)口處理器也面臨停產(chǎn)風(fēng)險(xiǎn)，因此，國(guó)產(chǎn)器件也需要具備高質(zhì)量的數(shù)據(jù)處理能力，本文介紹了一種基于國(guó)產(chǎn)HKSP6101處理器的高性能數(shù)據(jù)處理子卡，采用通用設(shè)計(jì)思想、可配置性設(shè)計(jì)，可用于多種嵌入式系統(tǒng)。

一、系統(tǒng)結(jié)構(gòu)

本文所描述的數(shù)據(jù)處理子卡是基于國(guó)產(chǎn)HKSP6101處理器，硬件配置256MB的SDRAM，128MB的FLASH，128KB的NvRAM存儲(chǔ)電路。子卡提供100MHz以太網(wǎng)、RS232、PCI總線等對(duì)外接口。數(shù)據(jù)處理子卡選用CPLD實(shí)現(xiàn)中斷管理、復(fù)位控制、看門(mén)狗、離散量采集等功能，子卡原理組成結(jié)構(gòu)如圖 1。

二、設(shè)計(jì)與實(shí)現(xiàn)

（一）處理器

數(shù)據(jù)處理子卡采用國(guó)產(chǎn)HPSK6101處理器，該處理器整體架構(gòu)圖如圖 2所示。HPSK6101處理器包含雙指令執(zhí)行、32位超標(biāo)量RISC處理單元，最高工作主頻為250MHz。HPSK6101集成L1 Cache，32kB指令Cache和32kB數(shù)據(jù)Cache。同時(shí)，集成L2 Cache，256kB指令、數(shù)據(jù)共享型Cache。HPSK6101處理器提供EBC存儲(chǔ)器接口和SDRAM存儲(chǔ)器接口，32/64位數(shù)據(jù)接口，支持ECC校驗(yàn)和自動(dòng)刷新。HPSK6101還提供PCI主機(jī)接口，支持HOST及AGENT模式，頻率支持33/66MHz和2路以太網(wǎng)接口，支持10/100Mbps自適應(yīng)傳輸速率。HPSK6101還提供4路UART、16路雙向GPIO、2路I2C和航空專用接口（1553B）等對(duì)外接口。

（二）存儲(chǔ)器

數(shù)據(jù)處理子卡存儲(chǔ)器計(jì)有SDRAM存儲(chǔ)器、SYSTEM FLASH存儲(chǔ)器、USER FLASH存儲(chǔ)器、NVSRAM存儲(chǔ)器。

數(shù)據(jù)處理子卡配置72位寬度（其中8位為ECC數(shù)據(jù)校驗(yàn)位）的256Mbyte的SDRAM、16位寬度32Mbytes的USER FLASH存儲(chǔ)器、16位寬度32Mbytes的SYSTEM FLASH和128KB的NVSRAM。其中，USER FLASH存儲(chǔ)器用于存儲(chǔ)應(yīng)用程序;SYSTEM FLASH用于存儲(chǔ)CPU模塊引導(dǎo)程序、PUBIT測(cè)試程序，F(xiàn)LASH在板編程程序，網(wǎng)口操作系統(tǒng);NVSRAM用于掉電數(shù)據(jù)保護(hù)。每片內(nèi)有128KB的SRAM和128KB的EEPROM，掉電時(shí)利用大容量鉭電容的電能由SRAM中的數(shù)據(jù)寫(xiě)入EEPROM中，上電時(shí)自動(dòng)從EEPROM中寫(xiě)入SRAM中，恢復(fù)掉電時(shí)的數(shù)據(jù)。

（三）復(fù)位

控制子卡的復(fù)位電路通過(guò)SM706復(fù)位芯片和CPLD實(shí)現(xiàn)對(duì)子卡復(fù)位信號(hào)的管理，看門(mén)狗功能的喂狗操作可以采用0歐姆跳線選擇CPLD與6101處理器。具體設(shè)計(jì)如圖 3所示：

（四）時(shí)鐘設(shè)計(jì)

數(shù)據(jù)處理子卡時(shí)鐘電路如圖 4所示。采用40MHz晶振，為HKSP6101處理器提供40MHz的SYSCLK，經(jīng)過(guò)處理器分頻和倍頻輸出66MHz的SDRAM時(shí)鐘和33MHz的PCI時(shí)鐘;采用25MHz晶振，提供25MHz的單端時(shí)鐘，為以太網(wǎng)PHY芯片提供工作時(shí)鐘。

（五）電源設(shè)計(jì)

數(shù)據(jù)處理子卡供電設(shè)計(jì)如圖 5所示，通道1提供一路3.3V作為芯片的接口電壓和CPLD的電壓;通道2提供一路1.2V作為HKSP6101處理器核電壓。

控制管理模塊上的輸入電源為來(lái)自母板的數(shù)字5V電源。對(duì)于處理器端，需要產(chǎn)生IO電壓3.3V、內(nèi)核電1.2V、處理器鎖相環(huán)電壓VCC_3.3V_PLL1;CPLD側(cè)，供電電壓IO電壓為3.3V。

三、結(jié)束語(yǔ)

本文結(jié)合國(guó)產(chǎn)的HPSK6101處理器的特征，設(shè)計(jì)了一款通用數(shù)據(jù)處理子卡，可硬件配置存儲(chǔ)電路，提供以太網(wǎng)、RS232、PCI總線等對(duì)外接口，實(shí)現(xiàn)中斷管理、復(fù)位控制、看門(mén)狗、離散量采集等功能，適用于多種航空武器裝備。該子卡能夠適用于大多數(shù)嵌入式應(yīng)用環(huán)境，有廣泛的應(yīng)用場(chǎng)景。

作者單位：王曉鴿? ? 韓振國(guó)? ? 孔梁? ? 張夢(mèng)園

航空工業(yè)西安航空計(jì)算技術(shù)研究所

參? 考? 文? 獻(xiàn)

[1]韓振國(guó)，邊慶.基于P2010處理器的綜合化模塊數(shù)據(jù)處理硬件設(shè)計(jì)[J].信息通信，2018.

[2]高毅，韓振國(guó)，沈華.數(shù)據(jù)鏈系統(tǒng)中高性能通信處理模塊設(shè)計(jì)與實(shí)現(xiàn)[J].大眾科技，2015.