熊派派，曾未來，徐青

（中國電子科技集團公司 第二十四研究所, 重慶 400060）

引言

隨著信息化技術的發(fā)展，單片集成電路模擬開關器件在信息采集、過程控制等集成系統(tǒng)中起著越來越重要的作用。在大多數(shù)的應用場景中，模擬開關的負載電流均較小，故常規(guī)的模擬開關產(chǎn)品在設計時一般考慮的負載電流極限值較小，如ADI、TI、INTERSI等公司的常規(guī)模擬開關器件負載電流極限為30 mA，而本文所述的某款高壓模擬開關設計的負載電流不超過10 mA。對于集成電路器件來說，當其使用時的負載電流超過極設計極限值時，往往會引起器件出現(xiàn)異?，F(xiàn)象，甚至有導致器件燒毀、失效等可能。

本文針對某款高壓模擬開關在使用過程中因大電流負載引起器件異常的現(xiàn)象，進行了異常點的定位，機理分析，并提出了模擬開關器件如何通過設計避免大電流負載引起該異常現(xiàn)象的發(fā)生。

1 異?，F(xiàn)象

發(fā)生異常現(xiàn)象的產(chǎn)品為某款高壓模擬開關，該產(chǎn)品在模擬輸出端口D的負載為20 mA恒流源的情況下，模擬輸入端口S監(jiān)測到的電流僅為14 mA，而在模擬輸入端口S的負載為20 mA恒流源的情況下，模擬輸出端口D監(jiān)測到的電流同為20 mA。

在對該產(chǎn)品的多只電流進行試驗后，發(fā)現(xiàn)本次異常現(xiàn)象為該產(chǎn)品的固有現(xiàn)象。為了確認本次現(xiàn)象發(fā)生的機理，對其進行外觀目檢、EMMI試驗等分析，確定了引起本次異?，F(xiàn)象的電路位置、原因及機理，提出了有效解決該異常現(xiàn)象的可行措施。

2 異常點定位

2.1 外觀目檢

采用低倍（10倍）光學顯微鏡對樣品進行外觀目檢，未發(fā)現(xiàn)明顯異常。

2.2 負載電流影響評估

傳統(tǒng)模擬開關類產(chǎn)品在設計與應用時通常認為其負載電流較小，本款高壓模擬開關在電參數(shù)測試條件中規(guī)定的負載電流均不超過10 mA，為了全面準確評估負載電流大小對本款產(chǎn)品的影響，本次選取了3只測試合格電路作為樣品進行試驗。

在S端作為輸入的條件下，將D端電流負載從5 mA開始逐漸增大，同步監(jiān)測輸入端電流及正電源Vcc電流變化情況。試驗結(jié)果顯示，當負載電流小于11 mA時，輸入端監(jiān)測到的電流與負載電流大小相同，正電源Vcc電流幾乎為零，且不隨負載電流增大而增大；當負載電流大于11 mA后，隨著負載電流的增大，正電源Vcc電流同步增大，且輸入端電流與正電源Vcc電流之和同負載電流相等。3只電路試驗現(xiàn)象一致，均在負載電流超過11mA后再正電源Vcc端口監(jiān)測到電流增大。

在D端作為輸入端，將S端負載電流從5 mA開始逐漸增大到20 mA的過程中，同步監(jiān)測輸入端電流及正電源Vcc電流。試驗結(jié)果顯示，輸入端監(jiān)測到的電流與負載電流大小相同，正電源Vcc電流幾乎為零，且不隨負載電流增大而增大。3只電路試驗現(xiàn)象一致。

2.3 EMMI試驗

因本次異常現(xiàn)象為本款高壓模擬開關產(chǎn)品的固有現(xiàn)象，為了準確定位當負載電流大于11 mA后，正電源Vcc電流增大的電流路徑，采用EMMI試驗對產(chǎn)品內(nèi)部電流分布情況進行了準確定位。EMMI試驗對比發(fā)現(xiàn)，在模擬輸入端S作為輸入，模擬輸出端D的電流負載為20 mA的情況下，產(chǎn)品內(nèi)部主開關單元的NMOS器件處存在電流；而在模擬輸出端D作為輸入，模擬輸入端S的電流負載為20 mA的情況下，該處無電流，試驗結(jié)果如圖1所示。

圖1 EMMI試驗結(jié)果（D端接負載電流源）

3 機理分析

3.1 產(chǎn)品工作原理

發(fā)生異常現(xiàn)象的產(chǎn)品為某款高壓模擬開關，其電原理圖如圖2所示，采用輸入單元、電平轉(zhuǎn)換單元、譯碼單元、開關單元組成。輸入單元將TTL/cMOS控制信號A0～A2轉(zhuǎn)換為0～5 V信號，電平轉(zhuǎn)換單元將信號轉(zhuǎn)換為幅值為VSS～Vcc的內(nèi)部控制信號，再通過譯碼單元譯碼后控制開關的導通和關斷,在單通道情況下，開關的模擬輸入S和模擬輸出D可以互換。

圖2 高壓模擬開關的電原理圖

3.2 產(chǎn)品開關結(jié)構(gòu)

由圖1可以發(fā)現(xiàn)本次異常現(xiàn)象發(fā)生的位置是在主開關結(jié)構(gòu)的NMOS器件處，本款高壓模擬開關的主開關線路結(jié)構(gòu)如圖3所示。為了提高開關的導通電阻平坦度，對開關的NMOS器件采用了襯底跟隨技術。該結(jié)構(gòu)在開關導通時，將使NMOS器件的P阱襯底電位跟隨模擬輸入端S的電位變化，降低閾值波動，使導通電阻變化更加平穩(wěn)[1]。

圖3 主開關線路結(jié)構(gòu)圖

3.3 S輸入，D輸出的機理分析

如圖4所示為本款高壓模擬開關開啟條件下，主開關S接輸入、D接恒流源負載時的NMOS器件剖面圖。當S接輸入VIN的條件下，在流過負載電流時，圖4所示主開關NMOS器件結(jié)構(gòu)中，開關因溝道內(nèi)阻會產(chǎn)生壓降，使得電壓VIN＞VOUT，同時因“襯底跟隨結(jié)構(gòu)”使得電壓V（P阱）=VIN，此時圖4中NMOS器件寄生的NPN三極管因發(fā)射極電壓為VOUT，小于基極電壓V（P阱），即發(fā)射結(jié)正偏；集電極電壓為Vcc，大于基極電壓，即集電結(jié)反偏，此時寄生NPN三極管處于放大狀態(tài)，從而使得有除了溝道之外的其他電流通路開啟，引起S端的電流小于D端電流。

圖4 主開關S接輸入時NMOS剖面圖

本款高壓模擬開關的導通電阻典型值為45 Ω，寄生NPN三極管發(fā)射結(jié)的開啟電壓約為0.5 V。因此當負載電流達到11 mA時，從VIN到VOUT的壓降約為45 Ω×11 mA≈0.5 V，此時寄生PNP三極管的發(fā)射PN開啟，三極管處于放大狀態(tài)，產(chǎn)生從N襯底（正電源Vcc）到VOUT的電流。

3.4 D輸入、S輸出的機理分析

如圖5所示為本款高壓模擬開關開啟條件下，主開關D接輸入、S接恒流源負載時NMOS器件剖面圖。圖5所示主開關NMOS器件結(jié)構(gòu)中，在流過負載電流時，開關因溝道內(nèi)阻會產(chǎn)生壓降，使得電壓VOUT＞VIN，由于寄生NPN的基極（P阱）電壓跟隨VIN浮動，而不是跟隨VOUT浮動，所以圖5 中NMOS器件的寄生NPN三極管處于發(fā)射結(jié)反偏的截止狀態(tài)，電流僅從VOUT經(jīng)過溝道流向VIN，Vcc無電流通過寄生NPN三極管流出。即電路在D輸入、S輸出時輸入電流正常。

圖5 主開關D接輸入時NMOS剖面圖

4 結(jié)論與改進措施

本款高壓模擬開關為了提高其導通電阻的平坦度，在設計時對主開關NOMS器件采用襯底跟隨技術，從而導致在器件使用過程當中寄生NPN三極管導通，產(chǎn)生了其他電流通路，導致輸入端電流與輸出端電流大小不一致的現(xiàn)象發(fā)生。因此，針對在使用過程需要大負載電流的產(chǎn)品，在產(chǎn)品設計過程中可以考慮通過采用介質(zhì)隔離工藝來實現(xiàn)襯底跟隨技術降低開關的導通電阻平坦度，介質(zhì)隔離工藝可以有效避免NMOS器件內(nèi)部的寄生NPN三極管，從而避免在大電流負載下的其他電流通路產(chǎn)生[2]。