李美蓮

(安徽三聯(lián)學(xué)院，安徽 合肥 230601)

由于電路信號延遲缺陷會導(dǎo)致電路以及配件出現(xiàn)不同程度故障，因此在電路教學(xué)方面極注重電路信號延遲問題。學(xué)生在學(xué)習(xí)操作電路時(shí)，無法直觀感受電路信號延遲情況[1-2]，為學(xué)生學(xué)習(xí)電路操作造成一定難度，為清楚掌握電路操作時(shí)出現(xiàn)的電路信號延遲情況，很多學(xué)者注重于電路信號延遲檢測技術(shù)。如姚慶華等人研究的二次回路延時(shí)檢測方法[3]，該方法針對電路的二次回路延時(shí)進(jìn)行檢測，利用二次回路裝置檢測電路的延時(shí)情況，該方法僅針對電路的二次回路延時(shí)進(jìn)行檢測，適用范圍較??；而韓笑等人研究的延時(shí)反饋負(fù)荷在線快速辨識算法[4]，該算法利用目標(biāo)函數(shù)求解方式縮小電路設(shè)備組合范圍，并計(jì)算電路負(fù)荷情況，通過暫態(tài)特征提取后獲取電路負(fù)荷延遲結(jié)果，該算法雖然可有效獲取電路延遲情況，但僅針對延電路信號延遲時(shí)間較長情況，當(dāng)電路信號延遲時(shí)間較短時(shí)則無法實(shí)現(xiàn)較好的識別。針對上述情況，本文以電路小延遲缺陷感知為目標(biāo)，設(shè)計(jì)基于移動設(shè)備目標(biāo)檢測的學(xué)習(xí)延遲感知結(jié)構(gòu)，為掌握學(xué)生操作電路情況提供較為科學(xué)精準(zhǔn)的數(shù)據(jù)基礎(chǔ)。

1 學(xué)習(xí)延遲感知結(jié)構(gòu)

1.1 結(jié)構(gòu)框架

學(xué)習(xí)延遲感知結(jié)構(gòu)使用Compact-RIO控制器實(shí)現(xiàn)學(xué)生學(xué)習(xí)電路時(shí)的電路信號采集，學(xué)習(xí)延遲感知結(jié)構(gòu)使用系統(tǒng)軟件Labview開發(fā)，將Compact-RIO控制器作為該電路信號采集硬件，集實(shí)時(shí)控制器、可重配置的嵌入式系統(tǒng)和工業(yè)級I/O模塊等于一體，實(shí)現(xiàn)各種電路信號采集，基于Compact-RIO控制器的學(xué)習(xí)延遲感知結(jié)構(gòu)如圖1所示。

圖1 學(xué)習(xí)延遲感知結(jié)構(gòu)示意圖

在學(xué)習(xí)延遲感知結(jié)構(gòu)內(nèi)，學(xué)生學(xué)習(xí)時(shí)操作電路發(fā)生的電路信號傳輸至Compact-RIO模塊內(nèi)，該模塊中的FPGA機(jī)箱通過控制實(shí)時(shí)控制器實(shí)現(xiàn)電路信號時(shí)序的控制，實(shí)時(shí)控制器是實(shí)現(xiàn)電路信號數(shù)據(jù)交互功能的必要設(shè)備；使用Compact-RIO模塊內(nèi)的數(shù)字I/O子模塊實(shí)現(xiàn)不同接口的電壓、電流以及數(shù)字電路信號的交互；Compact-RIO模塊內(nèi)的模擬輸入子模塊則模擬學(xué)生操作電路時(shí)所發(fā)出的電路信號，并利用調(diào)理電路將電路信號小延遲缺陷放大處理，以便后續(xù)對小延遲缺陷的感知。通過Compact-RIO模塊進(jìn)行電路信號實(shí)時(shí)控制、傳輸以及電路信號模擬后，輸出模擬后的電路信號，利用小延遲缺陷感知模塊感知學(xué)生操作電路時(shí)的小延遲缺陷。

1.2 硬件選取

為了提升小延遲缺陷感知效果，本文選取了Compact-RIO模塊、FPGA機(jī)箱、RIO-9119嵌入式機(jī)箱、I/O子模塊作為硬件。

Compact-RIO模塊由控制子模塊、數(shù)字I/O子模塊和模擬輸入子模塊組成，三個(gè)組件各司其職，其中實(shí)時(shí)控制器作為Compact-RIO模塊的中樞，具備多個(gè)串口和網(wǎng)口，用于電路信號的傳輸和控制指令發(fā)送與接收等，控制子模塊是以RIO-9046型實(shí)時(shí)控制器為核心原件，該控制器具備10Base-T的網(wǎng)絡(luò)接口，CPU具備1.3GHz的基礎(chǔ)頻率和8GHz的超高頻率，其網(wǎng)絡(luò)同步精度低于1us，其通信速率為10～1000Mb/s，可用于與移動終端相連。

FPGA機(jī)箱內(nèi)嵌入FPGA系統(tǒng)，該機(jī)箱內(nèi)存在多個(gè)引腳資源和編程方式，可實(shí)現(xiàn)多任務(wù)同步進(jìn)行，以提升電路信號時(shí)序控制精度[5]。

I/O子模塊主要負(fù)責(zé)連接FPGA機(jī)箱和模擬輸入子模塊，實(shí)現(xiàn)各個(gè)功能模塊之間的數(shù)據(jù)傳輸功能。選擇工業(yè)NI9402I/O集成模塊作為學(xué)習(xí)延遲感知結(jié)構(gòu)的I/O子模塊，該子模塊具備CAN、SPI、IIC、串口等若干通信接口，且各個(gè)接口之間不存在互相干擾情況[6]，使用者可依據(jù)業(yè)務(wù)需求定義相關(guān)接口，具備較強(qiáng)的擴(kuò)展性。該子模塊的通道具備2個(gè)端口，每個(gè)端口具備4個(gè)通道，端口的通道傳輸方向均相同。

1.3 調(diào)理電路設(shè)計(jì)

模擬輸入模塊負(fù)責(zé)模擬學(xué)生操作電路時(shí)所發(fā)出的電路信號，通過調(diào)理電路將學(xué)生操作電路時(shí)發(fā)出的電路信號放大，以便于檢測電路信號內(nèi)存在的小延遲缺陷。設(shè)計(jì)調(diào)理電路如圖2所示。

圖2 調(diào)理電路示意圖

在上述調(diào)理電路中，設(shè)置輸入電壓區(qū)間為-8V～8V，放大倍數(shù)為1.5倍。

1.4 小延遲缺陷感知方法

依據(jù)路徑相關(guān)性原理，在感知學(xué)生操作電路時(shí)出現(xiàn)的小延遲缺陷時(shí)，使用電路信號變量關(guān)系差值實(shí)現(xiàn)小延遲缺陷檢測，通過計(jì)算電路信號變量的相關(guān)系數(shù)，計(jì)算電路信號變量的標(biāo)準(zhǔn)估計(jì)誤差，其表達(dá)公式如式(1)所示。

(1)

上述公式中，σe表示電路信號變量標(biāo)準(zhǔn)估計(jì)誤差，X1、X2表示兩個(gè)變量，ρ2表示相關(guān)系數(shù)的平方。

由公式(1)可知，電路信號變量的標(biāo)準(zhǔn)估計(jì)誤差由變量平方和變量相關(guān)性決定[7-8]。

以每一個(gè)電路信號作為變量，即可獲取每兩個(gè)電路信號變量的相關(guān)性數(shù)值。假設(shè)用X1,i、X2,i表示電路信號樣本，當(dāng)電路信號樣本高于閾值間隔時(shí)，表明兩個(gè)電路信號樣本之間不具有相關(guān)性[9]，反之則表示兩個(gè)電路信號樣本具有相關(guān)性。令變量X2的全相關(guān)假設(shè)由X2,iFC表示，電路信號樣本X2,i若符合預(yù)測關(guān)系，其范圍需符合公式(2)。

(2)

公式(2)中，σX1、σX2分別表示標(biāo)準(zhǔn)偏差，μX1、μX2表示變量的平均數(shù)值。

依據(jù)公式(2)可知，當(dāng)兩個(gè)電路信號關(guān)系為相關(guān)關(guān)系時(shí)，兩個(gè)電路信號樣本滿足公式(2)，該公式主要利用變量X1估計(jì)變量X2的感知間隔，若想要利用變量X2估計(jì)變量X1的感知間隔，則需要將公式(2)中的X1替換成X2、X2替換成X1即可。

由于電路信號的路徑各異[10]，因此路徑間的相關(guān)性不夠高，在感知電路信號小延遲缺陷時(shí)，需通過多路徑的相關(guān)性呈現(xiàn)電路信號的跨徑相關(guān)性[11]。在感知小延遲缺陷時(shí)，設(shè)置電路信號的目標(biāo)路徑，由OP表示，感知路徑為(P1,P2,…,Pn)。依據(jù)小延遲缺陷感知路徑和目標(biāo)路徑相關(guān)系數(shù)方差可獲取目標(biāo)路徑的樣本值。令ROP,P1…Pn表示多路徑的電路信號相關(guān)性，則感知小延遲缺陷的標(biāo)準(zhǔn)誤差表達(dá)公式如式(3)所示。

(3)

利用公式(3)獲取到多路徑的感知小延遲標(biāo)準(zhǔn)誤差數(shù)值后，需對小延遲缺陷標(biāo)準(zhǔn)誤差數(shù)值相同的電路信號路徑進(jìn)行覆蓋處理[12-13]，并按照順序排列感知到的電路信號小延遲標(biāo)準(zhǔn)差數(shù)值，由于不同的電路信號路徑的相關(guān)度不同，為提升感知結(jié)果的精準(zhǔn)性[14]，以標(biāo)記和修改節(jié)點(diǎn)的形式描述電路信號路徑排序過程，詳情如下。

當(dāng)電路信號路徑的相關(guān)性相同時(shí)，在該路徑內(nèi)設(shè)置若干個(gè)修改節(jié)點(diǎn)，令修改節(jié)點(diǎn)的集合由C={c1,c2,…,cm}表示，小延遲缺陷標(biāo)準(zhǔn)誤差數(shù)值相同的電路信號路徑即為待覆蓋路徑的集合由P={p1,p2,…,ps}表示，在修改節(jié)點(diǎn)集合和待覆蓋路徑集合內(nèi)，m表示修改節(jié)點(diǎn)數(shù)量，s表示待覆蓋路徑數(shù)量。利用修改節(jié)點(diǎn)與待覆蓋路徑相關(guān)性，建立相關(guān)矩陣，其表達(dá)公式如式(4)所示。

(4)

公式(4)中，γ(C,P)表示相關(guān)矩陣，γij取值區(qū)間為[0,1]，當(dāng)γij取值為0時(shí)，電路信號路徑pj與修改節(jié)點(diǎn)ci不重合；當(dāng)γij取值為1時(shí)，電路信號路徑pj與修改節(jié)點(diǎn)ci重合。

當(dāng)電路信號路徑內(nèi)存在的修改節(jié)點(diǎn)數(shù)量較少時(shí)，則該電路信號路徑與其感知對比的電路信號路徑的相關(guān)性數(shù)值較大，因此依據(jù)公式(4)結(jié)果，計(jì)算反映轉(zhuǎn)換前后的電路信號路徑pj的變化節(jié)點(diǎn)數(shù)量，其計(jì)算公式如式(5)所示。

(5)

公式(5)中，N(pj,C)表示電路信號路徑pj的變化節(jié)點(diǎn)數(shù)量，在電路信號路徑內(nèi)，設(shè)置的修改節(jié)點(diǎn)位置滯后，則說明該條電路信號路徑與其感知對比的電路信號路徑相關(guān)性數(shù)值較高。

基于公式(4)結(jié)果，令F(pj)表示電路信號路徑內(nèi)的修改節(jié)點(diǎn)位置，其表達(dá)公式如式(6)所示。

(6)

當(dāng)對電路信號小延遲缺陷標(biāo)準(zhǔn)誤差數(shù)值相同的電路信號路徑進(jìn)行覆蓋并排序時(shí)，需結(jié)合該路徑內(nèi)的修改節(jié)點(diǎn)數(shù)量，當(dāng)修改節(jié)點(diǎn)數(shù)量較多時(shí)，則覆蓋該條電路信號路徑難度較大[15]。基于上述思想，設(shè)置電路信號路徑pj被覆蓋優(yōu)先級由PR(pj)表示，其表達(dá)公式如式(7)所示。

PR(pj)=-ω1N(pj,C)+ω2F(pj)-ω2|pj|

(7)

公式(7)中，ω表示權(quán)值，其下角標(biāo)數(shù)字由小至大分別表示電路信號路徑pj的變化節(jié)點(diǎn)數(shù)量權(quán)值、電路信號路徑內(nèi)的修改節(jié)點(diǎn)位置權(quán)值和電路信號路徑pj的權(quán)值。

利用公式(7)可獲取所有電路信號路徑覆蓋的優(yōu)先級，依據(jù)優(yōu)先級數(shù)值大小排序后，即可獲得小延遲缺陷程度的電路信號感知路徑，其表達(dá)公式如式(8)所示。

(8)

至此，經(jīng)過上述步驟，可獲取到學(xué)生操作電路時(shí)，電路信號內(nèi)存在的小延遲缺陷，依據(jù)路徑相關(guān)性排列電路信號路徑后，得出電路信號小延遲缺陷程度。

2 實(shí)驗(yàn)分析

為驗(yàn)證本文結(jié)構(gòu)實(shí)際應(yīng)用效果，以某高校電氣專業(yè)學(xué)生學(xué)習(xí)電路實(shí)操課程為實(shí)驗(yàn)對象，使用本文結(jié)構(gòu)感知學(xué)生操作電路時(shí)發(fā)生的小延時(shí)缺陷。

2.1 穩(wěn)定性測試

穩(wěn)定性是衡量框架應(yīng)用效果指標(biāo)之一，為驗(yàn)證本文結(jié)構(gòu)的穩(wěn)定性，對學(xué)生操作電路時(shí)發(fā)生的電路信號添加電壓抖動，抖動發(fā)射中心頻率為160kHz，繪制本文結(jié)構(gòu)接收到的電路信號波形圖和添加抖動后的電路信號波形圖，結(jié)果如圖3所示。

圖3 框架穩(wěn)定性測試結(jié)果

分析圖3可知，對電路信號添加抖動后，電壓波形與實(shí)際電壓波形差別較大，添加抖動后的電壓信號最高數(shù)值達(dá)到3.5V左右，但本文結(jié)構(gòu)所接收到的電壓波形與實(shí)際波形相差無幾，僅在時(shí)間約為6～7us和12～13us之間時(shí)，存在輕微偏差，但偏差數(shù)值較低可忽略不計(jì)，在其余時(shí)間時(shí)，本文結(jié)構(gòu)所接收到的電壓波形均與實(shí)際波形完全重合，該結(jié)果表明本文結(jié)構(gòu)不受電路信號抖動影響，可較好的接收實(shí)際電路信號，具備較強(qiáng)的穩(wěn)定性，可應(yīng)用于感知學(xué)生操作電路時(shí)發(fā)生的小延遲故障。

2.2 電路信號放大效果

電路信號放大會存在飽和失真情況，測試本文結(jié)構(gòu)在放大電路信號過程中的飽和失真情況，結(jié)果如圖4所示。

(a)電壓

(b)電流圖4 電路信號放大測試結(jié)果

分析圖4(a)可知，本文結(jié)構(gòu)在放大電壓信號時(shí)，其波形與放大前的電壓信號完全相同，不存在飽和失真情況；分析圖4(b)可知，本文結(jié)構(gòu)在放大電流信號時(shí)，其波形與放大前的電流信號完全相同，與電壓信號一樣不存在飽和失真情況，以此證明本文結(jié)構(gòu)電路信號放大效果較好，放大后的電路信號不存在飽和失真情況，保證信號的清晰性。

2.3 小延時(shí)缺陷感知

測試本文結(jié)構(gòu)感知電路信號小延時(shí)缺陷能力，從電壓和電流兩種電路信號角度出發(fā)，以某位同學(xué)操作電路內(nèi)的電流與電壓為實(shí)驗(yàn)對象，測試電流與電壓的小延遲缺陷情況，結(jié)果如圖5所示。

(a)標(biāo)準(zhǔn)電壓

(b)實(shí)操電壓圖5 電壓小延時(shí)缺陷感知結(jié)果

分析圖5內(nèi)(a)圖可知，標(biāo)準(zhǔn)電壓的波動的起始點(diǎn)從0us后及開始出現(xiàn)波動，不存在時(shí)間延遲情況，而圖5內(nèi)(b)圖中，該學(xué)生實(shí)操時(shí)的電壓波動情況雖然與標(biāo)準(zhǔn)電壓波形相同，但在電壓波動的初始時(shí)間與結(jié)束時(shí)間上均錯(cuò)后約為3.8us，表明該學(xué)生操作的電路電壓出現(xiàn)小延時(shí)缺陷，缺陷持續(xù)時(shí)間為3.8us左右。上述結(jié)果說明：本文結(jié)構(gòu)可感知電路電壓存在的小延時(shí)缺陷。

為更充分全面地呈現(xiàn)本文結(jié)構(gòu)應(yīng)用效果，從電流角度展開驗(yàn)證，結(jié)果如圖6所示。

圖6 電流小延遲缺陷感知結(jié)果

分析圖6可知，本文結(jié)構(gòu)感知的電流波形與標(biāo)準(zhǔn)電流波形完全相同，但該電路出現(xiàn)小延遲缺陷，導(dǎo)致本文結(jié)構(gòu)感知的電流波峰與標(biāo)準(zhǔn)電流波峰出現(xiàn)錯(cuò)位情況，且錯(cuò)位時(shí)間約為3.8us，結(jié)合圖6結(jié)果得出，該學(xué)生操作的電路電流與電壓變化時(shí)間相同，說明該電路存在小延時(shí)缺陷，綜合上述結(jié)果，當(dāng)電路出現(xiàn)電流、電壓小延時(shí)缺陷時(shí)，本文結(jié)構(gòu)均可感知到，且感知結(jié)果較為準(zhǔn)確。

上述僅針對單個(gè)學(xué)生操作電路出現(xiàn)小延遲缺陷進(jìn)行的實(shí)驗(yàn)，下面從多路徑電路信號角度展開，以3條電路信號為實(shí)驗(yàn)對象，分別標(biāo)記為線路A、線路B、線路C，分別對上述3條電路進(jìn)行10次操作，統(tǒng)計(jì)10次操作中出現(xiàn)的小延遲缺陷持續(xù)時(shí)間，結(jié)果如表1所示。

表1 多路徑小延遲感知結(jié)果

分析表1可知，在對3個(gè)路徑電路操作時(shí)，3個(gè)路徑的電路信號均出現(xiàn)不同程度的小延遲缺陷，其中線路A與線路C均有4次小延遲缺陷時(shí)間為0，線路B有3次小延遲缺陷時(shí)間為0，說明此次學(xué)生操作電路未出現(xiàn)缺陷，而在其他操作次數(shù)時(shí)均出現(xiàn)不同程度的小延遲缺陷，其中最大小延遲缺陷出現(xiàn)在線路A內(nèi)，在其第5次操作時(shí)，該線路出現(xiàn)持續(xù)時(shí)間為0.36us的小延時(shí)缺陷，綜上所述，本文結(jié)構(gòu)可有效感知多路徑的小延時(shí)缺陷，具備較好的應(yīng)用性。

3 結(jié)論

本文通過設(shè)計(jì)基于移動設(shè)備目標(biāo)檢測的學(xué)習(xí)延遲感知結(jié)構(gòu)，感知學(xué)生操作電路時(shí)所發(fā)生的電路信號小延遲缺陷。通過實(shí)驗(yàn)驗(yàn)證，該框架不受電路信號抖動影響，具備較好的穩(wěn)定性；在放大電路信號時(shí)，其波形與電路信號未放大前的波形完全相同，不存在飽和失真情況，電路信號放大能力較好；在感知電壓與電流小延遲缺陷時(shí)，小延時(shí)缺陷錯(cuò)位時(shí)間均為0.48us左右，感知結(jié)果較為精準(zhǔn)。