單煒佳，周豐

（1.嘉興學(xué)院，浙江嘉興 314001；2.嘉興南湖學(xué)院，浙江嘉興 314001）

在數(shù)字頻率計(jì)設(shè)計(jì)過程中，針對(duì)于測(cè)量?jī)x表，它實(shí)現(xiàn)的功能是能夠測(cè)量SIN 信號(hào)以及單位脈沖信號(hào)，各種信號(hào)的頻率范圍，通過單位時(shí)間內(nèi)的物理量采集實(shí)現(xiàn)。數(shù)字頻率的測(cè)量，技術(shù)上具有很強(qiáng)的技能性以及涵蓋性。就目前的生活而言，人們生活中使用的電視、冰箱、洗衣機(jī)以及其他智能家電發(fā)展到今天，數(shù)字頻率計(jì)都是不可缺少的部件之一。因此，數(shù)字頻率計(jì)的測(cè)量范圍更加廣泛，而且它的設(shè)計(jì)結(jié)構(gòu)越來越復(fù)雜，數(shù)字頻率計(jì)對(duì)于整個(gè)電子產(chǎn)品的發(fā)展具有舉足輕重的作用。

1 系統(tǒng)設(shè)計(jì)與仿真

本文所設(shè)計(jì)的頻率計(jì)采用的是測(cè)頻法的頂層設(shè)計(jì)中心思想，在軟件開發(fā)環(huán)境中利用VHDL 語(yǔ)言進(jìn)行設(shè)計(jì)的頻率計(jì)，同時(shí)通過MODELSIM 軟件進(jìn)行仿真驗(yàn)證其測(cè)量正確性。

1.1 數(shù)字頻率計(jì)設(shè)計(jì)原理

頻率計(jì)，它的基本原理是將一個(gè)穩(wěn)定的時(shí)鐘源作為基準(zhǔn)時(shí)鐘，與其他信號(hào)的頻率進(jìn)行對(duì)比，實(shí)現(xiàn)頻率周期性測(cè)量以及單位時(shí)間內(nèi)的變化次數(shù)，從而實(shí)現(xiàn)時(shí)間內(nèi)的重要取值。同時(shí)它可以通過增加門時(shí)間的大小使頻率值更加準(zhǔn)確，但是時(shí)間越長(zhǎng)，每一次測(cè)量的間隔時(shí)間就要長(zhǎng)，它的測(cè)量精度就會(huì)受到影響，所以在一定時(shí)間間隔內(nèi)，需要取合適的門時(shí)間的大小。

1.2 整體程序結(jié)構(gòu)

本次程序主要包括實(shí)體庫(kù)和結(jié)構(gòu)體庫(kù)，設(shè)計(jì)框圖如圖1所示。實(shí)體庫(kù)主要對(duì)程序包進(jìn)行編寫，并定義了模塊的端口、通過時(shí)鐘信號(hào)、待測(cè)頻率、信號(hào)和復(fù)位信號(hào)等。結(jié)構(gòu)體庫(kù)包括六位計(jì)數(shù)器、譯碼器、LCD 顯示器及信號(hào)發(fā)射器等硬件模塊。

圖1 測(cè)頻法頻率計(jì)設(shè)計(jì)框圖

1.3 時(shí)序仿真

編譯仿真及過程仿真通過對(duì)實(shí)體和結(jié)構(gòu)體進(jìn)行仿真，并實(shí)現(xiàn)了設(shè)計(jì)功能的正確性。

頻率為50 Hz 的仿真波形如圖2 所示。通過時(shí)序仿真驗(yàn)證分析，從圖2 中可以看出當(dāng)1 s 的時(shí)候，顯示器的千位數(shù)字、十位數(shù)字、個(gè)位數(shù)字均顯示出來。通過七段數(shù)碼管進(jìn)行譯碼電路的分析，實(shí)現(xiàn)了頻率計(jì)的設(shè)計(jì)。

圖2 頻率為50 Hz 的仿真波形

當(dāng)x-clk 頻率為1 000 Hz 時(shí)，波形圖的仿真如圖3 所示，其測(cè)定數(shù)據(jù)為1 000 Hz。

圖3 頻率為1 000 Hz 的仿真波形

設(shè)計(jì)的數(shù)字頻率計(jì)測(cè)量范圍廣泛，同時(shí)對(duì)波形的應(yīng)用性、線性、穩(wěn)定性都有要求。頻率計(jì)于電壓源的要求較低，因此普通的電源也可以實(shí)現(xiàn)數(shù)字頻率計(jì)的設(shè)計(jì)，應(yīng)用性較高。但缺點(diǎn)在于高頻信號(hào)，它無法進(jìn)行測(cè)量。而對(duì)于高頻信號(hào)的測(cè)量因?yàn)樾枰叩臅r(shí)鐘源，所以本次設(shè)計(jì)不做考慮。

本次設(shè)計(jì)測(cè)量的頻率范圍是50～1 000 Hz。通過對(duì)該段頻率范圍的分析以及技術(shù)操作實(shí)現(xiàn)了頻率計(jì)的范圍，并通過仿真分析實(shí)現(xiàn)了最終的操作。

2 總結(jié)

EDA 設(shè)計(jì)，是以計(jì)算機(jī)為工具，設(shè)計(jì)者在EDA 軟件平臺(tái)上，用硬件描述語(yǔ)言VHDL 完成設(shè)計(jì)文件，然后由計(jì)算機(jī)自動(dòng)地完成邏輯編譯、化簡(jiǎn)、分割、綜合、優(yōu)化、布局、布線和仿真，直至完成對(duì)于特定目標(biāo)芯片的適配編譯、邏輯映射和編程下載等工作。通過VHDL 語(yǔ)言實(shí)現(xiàn)電子自動(dòng)化的設(shè)計(jì)，其設(shè)計(jì)簡(jiǎn)單，通俗易懂，高效地促進(jìn)了產(chǎn)品的開發(fā)周期。本文設(shè)計(jì)的數(shù)字頻率計(jì)的測(cè)試環(huán)境，使用測(cè)頻法實(shí)現(xiàn)了數(shù)字頻率計(jì)的穩(wěn)定性及精確性，研究了數(shù)字頻率計(jì)的設(shè)計(jì)方法及采用模塊化的設(shè)計(jì)思想，完成了數(shù)字頻率計(jì)的設(shè)計(jì)。并對(duì)各個(gè)數(shù)字模塊的作用及各個(gè)功能模塊的實(shí)現(xiàn)方法進(jìn)行了綜合分析，綜合比較以及仿真分析進(jìn)行驗(yàn)證其正確性。與傳統(tǒng)的測(cè)量方法相比，利用FPGA 設(shè)計(jì)頻率計(jì)有很多的優(yōu)點(diǎn)。