劉乃漳 姚若河? 耿魁偉2)

1) (華南理工大學(xué)微電子學(xué)院,廣州 510640)

2) (中新國際聯(lián)合研究院,廣州 510700)

AlGaN/GaN 高電子遷移率晶體管的柵極電容由本征電容和邊緣電容組成.邊緣電容分為外部邊緣電容和內(nèi)部邊緣電容,內(nèi)部邊緣電容相比外部邊緣電容對器件的開關(guān)轉(zhuǎn)換特性更為敏感.本文基于內(nèi)部邊緣電容的形成機理,推導(dǎo)了內(nèi)部邊緣電容Cifs/d 模型,進一步的分析表明,其與器件的柵極偏置強相關(guān);基于Ward-Dutton 電荷分配原則推導(dǎo)了相應(yīng)的本征電容模型,最后結(jié)合外部邊緣電容得到了完整的柵極電容模型.由于邊緣電容是由器件結(jié)構(gòu)產(chǎn)生的寄生電容,仿真結(jié)果表明,若不考慮邊緣電容的影響,柵源電容的誤差可達(dá)80%以上,而柵漏電容的誤差可達(dá)65%以上.因此,在高頻開關(guān)應(yīng)用領(lǐng)域,邊緣電容對柵極電容的影響不可忽略.

1 引言

AlGaN/GaN 高電子遷移率晶體管(high electron mobility transistor,HEMT)是現(xiàn)代微波電路的重要器件[1-6],隨著器件和電路系統(tǒng)仿真技術(shù)的不斷進步,應(yīng)用領(lǐng)域不斷往高頻深入,人們對AlGaN/GaN HEMT 器件模型的要求越來越高.AlGaN/GaN HEMT 的電容模型對準(zhǔn)確預(yù)測處于微波與毫米波的數(shù)字/模擬高速芯片有重要的作用[7].

Ward 和Dutton[8]基于電路各節(jié)點的電荷守恒原理,提出了一種金屬-氧化物-半導(dǎo)體系的本征電容建模方法,該方法也可應(yīng)用于HEMT 器件電容的建模.Yigletu 等[9]基于Ward-Dutton 電荷分配原則對AlGaN/GaN HEMT 本征電容進行了建模,得到的本征電容模型精度較高,但是該電容模型沒有考慮邊緣電容的影響.之后Li 和Rakheja[10]指出柵極電荷里除本征電荷外,其寄生部分電荷占有一定的比例,而且該寄生電荷受外加偏置的影響.Jia 等[11]把邊緣電容考慮到柵極電容中,指出柵極電容包含了本征電容和邊緣電容兩部分,然而該模型中的內(nèi)部邊緣電容值是通過測量得到的,而邊緣電容的測量受諸多不確定性因素的影響,并且基于該建模方法無法得到一個包含邊緣電容的統(tǒng)一柵極電容模型.目前尚未見到完整的的柵極電容物理模型文獻,邊緣電容在柵極電容中的影響作用和不同偏置條件下柵極電容的變化情況需進一步明確.

本文在基于保角映射法推導(dǎo)出外部邊緣電容Cofd模型的基礎(chǔ)上[12],進一步推導(dǎo)出內(nèi)部邊緣電容Cifs/d模型,通過引入過渡函數(shù)(Tf)來表征Cif在器件開啟后逐漸轉(zhuǎn)換為Cgc的過程,然后基于Ward-Dutton 電荷分配原則建立了本征電容模型,最后結(jié)合本征電容和邊緣電容模型推導(dǎo)出完整的柵極電容模型.

2 柵極電容模型

圖1 是AlGaN/GaN HEMT 柵極電容處于開啟狀態(tài)或者關(guān)斷狀態(tài)下的電容示意圖.圖中的電容可以分為本征電容Cgs/d、外部邊緣電容Cofs/d、內(nèi)部邊緣電容Cifs/d以及柵極和溝道之間形成的電容Cgc.當(dāng)器件處于關(guān)斷(OFF)狀態(tài)時,如圖1(a)所示,施加的柵極偏壓小于閾值電壓,在柵極下方形成一定長度的耗盡區(qū),并且受柵極兩邊表面態(tài)的影響,溝道耗盡層向兩邊拓寬[13],該耗盡層把溝道分隔為源端溝道和漏端溝道,每一端都由1 個本征電容和2 個邊緣電容構(gòu)成,這3 個電容的總和就是源(漏)端在關(guān)斷狀態(tài)下的總電容值.隨著Vg偏壓逐漸上升,柵極兩邊的類施主表面態(tài)釋放電子[14,15],由該“虛柵”作用產(chǎn)生的耗盡層消失.同時,由于柵壓提高,異質(zhì)結(jié)勢阱加深進而逐漸積累電子,柵極下方的耗盡層也在變窄.在耗盡層收窄的情況下,二維電子氣(two-dimensional electron gas,2DEG)溝道不斷往中間靠攏,直至源漏兩端的2DEG 溝道完全閉合,這時內(nèi)部邊緣電容完全消失,轉(zhuǎn)換為柵極—2DEG 溝道電容Cgc,如圖1(b)所示.因此,對于內(nèi)部邊緣電容來說,器件從關(guān)態(tài)到開態(tài)過程中是一個逐漸變化的過程.

圖1 不同工作狀態(tài)下AlGaN/GaN HEMT 柵極電容的示意圖 (a)處于關(guān)斷狀態(tài);(b)處于開啟狀態(tài)Fig.1.Schematic of AlGaN/GaN HEMT gate capacitances in different states:(a) In the OFF-state;(b) in the ON-state.

柵極電容是本征電容和2DEG 相關(guān)邊緣電容的總和,可分為柵源電容和柵漏電容,對應(yīng)的表達(dá)式如下[16]:

因此,為了求得柵源或柵漏電容需要獲取對應(yīng)的本征電容和邊緣電容.

2.1 本征電容模型

(1)式和(2)式中本征電容Cgs/d可以通過電荷分配原則確定,基于電荷分配的本征電容計算公式為[17,18]

式中,W是柵極寬度;L是柵極長度;q是電子電荷;f(n)和g(n)是計算柵極電荷Qg時換元得到的函數(shù),均是關(guān)于2DEG 濃度的函數(shù),具體表達(dá)式為

其中,d是AlGaN 勢壘層厚度,vth是熱電壓,γ0是由實驗數(shù)據(jù)得到的擬合參數(shù),ε代表介電常數(shù).(6)式和(7)式關(guān)于溝道電勢的微分表達(dá)式為

其中,nx代表了勢阱內(nèi)源端或者漏端的2DEG 濃度.源端2DEG 濃度ns關(guān)于柵極偏壓的表達(dá)式為[19]

求解漏端2DEG 濃度nD,只需將(11)式中的柵壓變量Vg0替換成等效的柵漏電壓Vgd0,再利用同樣的ns模型求出來的就是漏端2DEG 濃度nD的模型,Vgd0的表達(dá)式為

式中,Vd,eff表示考慮溝道長度調(diào)制效應(yīng)后的漏端等效電壓,其經(jīng)驗公式為

式中,k是擬合參數(shù);Vsat是飽和電壓,具體表達(dá)式為[9]

其中vsat是電子飽和速度.結(jié)合推導(dǎo)出的nD表達(dá)式代入到(3)式中就能求出Cgd.

2.2 邊緣電容模型

圖2 是漏端溝道邊緣電容電場的示意圖,圖中Lg指的是柵極長度,TAlGaN是勢壘層厚度,Te是二維電子氣層厚度,內(nèi)部邊緣電容和外部邊緣電容的形成原理一樣,內(nèi)部邊緣電容是由柵極底部水平壁到2DEG 垂直側(cè)壁之間等效電場構(gòu)成的等效電容,建模方法可以利用保角映射法.在2DEG溝道向柵極靠近過程中,橢圓電場線圍成的面積逐漸縮小,意味著內(nèi)部邊緣電容在2DEG溝道不斷靠近柵極過程中是逐漸變小的,最終在溝道完全閉合后轉(zhuǎn)換為Cgc.

圖2 靠近漏端處邊緣電容示意圖Fig.2.Schematic of fringing capacitances near the drain.

圖3 是漏端內(nèi)部邊緣電容Cifs/d電場的示意圖,圖中Te表示2DEG 厚度,Ldep_d表示源/漏表面態(tài)寬度.由圖3 可見源端和漏端的電場分布是一樣的,它們都是以1/2 的柵極底部水平壁和2DEG垂直壁為邊,內(nèi)橢圓長邊都是AlGaN 勢壘層厚度,唯一區(qū)別是柵極兩邊的類施主表面態(tài)長度不同,因此在對源端或者漏端內(nèi)部邊緣進行建模時可以用同一種方法,區(qū)別只是改變表面態(tài)長度變量Ldep_s和Ldep_d.將外部邊緣電容表達(dá)式[6]進行修改后得到內(nèi)部邊緣電容表達(dá)式為

圖3 Cifs/d 橢圓電場示意圖 (a) Cifd;(b) CifsFig.3.Schematic of Cifs/d elliptical electric field:(a) Cifd;(b) Cofd .

式中εAlGaN代表AlGaN 介電常數(shù).共焦電場與實際電場仍然存在誤差,如圖4 所示.

圖4 Cifs/d 橢圓電場共焦后存在的誤差Fig.4.Errors after Cifs/d elliptical electric field confocal.

以2DEG 厚度Te為參考邊,修正函數(shù)如下:

式中ζ是擬合參數(shù).將(16)式作為修正函數(shù)添加在Te前就可得到源/漏端內(nèi)部邊緣電容的核心表達(dá)式為

正如前面所討論的,內(nèi)部邊緣電容在器件從關(guān)斷到開啟中是逐漸減小,最后轉(zhuǎn)換為溝-柵電容Cgc的過程,因此對內(nèi)部邊緣電容表達(dá)式(17)還需要添加一個函數(shù)用來表征Cifs/d從關(guān)態(tài)到開啟的變化過程,過渡函數(shù)如下:

式中,δ1,δ2,β2是擬合參數(shù).將Tf表達(dá)式(18)式與(17)式結(jié)合可以得到內(nèi)部邊緣電容最終表達(dá)式為

基于保角映射法推導(dǎo)的外部邊緣電容Cofd為[20]

式中,τ,a,b,c為擬合參數(shù);εx是介于鈍化層SiNx與AlGaN 勢壘層之間的等效介電常數(shù);W表示器件寬度.

當(dāng)漏源電壓Vds達(dá)到飽和電壓Vdsat后漏端發(fā)生溝道長度調(diào)制效應(yīng),Ld會因為溝道長度調(diào)制效應(yīng)而變小[21],假設(shè)溝道長度變化量為ΔL,漏端實際溝道長度Lcd如下:

式中,Vdsat是漏端飽和電壓,利用(14)式將ns替換成nD求出;Vdse是漏端的等效電壓;m是擬合參數(shù);Esat代表飽和電場.

基于得到的Cofd表達(dá)式,只需要將Cofd核心表達(dá)式中的Lcd換成Ls,Ldep_d換成Ldep_s后就可推導(dǎo)出Cofs的核心表達(dá)式:

3 模型仿真與分析

為了驗證柵極電容模型Cgs_total和Cgd_total,采用表1 的器件參數(shù)進行仿真驗證.

表1 器件模型的參數(shù)值Table 1.Parameter of the device model.

3.1 柵源電容特性

源端電容由三部分組成:柵源本征電容Cgs、源端外部邊緣電容Cofs和源端內(nèi)部邊緣電容Cifs.對Cifs和Cofs的表達(dá)式(19)和(24)進行仿真,將柵極電壓Vg掃描范圍設(shè)置在—6 V 到0 V,漏源電壓Vds設(shè)置為3 V,閾值電壓為—4.98 V,得到邊緣電容隨Vg的變化情況如圖5 所示.可以發(fā)現(xiàn),源端邊緣電容(Cofs+Cifs)在器件開啟前就已經(jīng)出現(xiàn)了衰減,這主要是由源端內(nèi)部邊緣電容Cifs引起的:當(dāng)器件處于亞閾值區(qū)(Vg＜Voff)時,Cifs在器件處于完全關(guān)斷狀態(tài)下取得最大值,隨著器件從關(guān)斷狀態(tài)逐步到開啟狀態(tài)的變化過程中,源端溝道向中部靠攏,Ls隨著Vg升高逐漸減小,由于Ls是橢圓電場的參考邊之一,當(dāng)Ls減小后,橢圓電場圍成的面積減小,由保角映射法最終得到的Cifs也因此減小,(Cofs+Cifs)從一開始的0.258 pF/mm 到開啟狀態(tài)的0.17 pF/mm.Vg再繼續(xù)升高使器件開啟后,溝道幾乎閉合,此時Cifs轉(zhuǎn)換為柵-溝電容Cgc,Cifs趨于穩(wěn)定值,而Cofs不隨柵壓變化,因此Vg繼續(xù)增高也不會使源端邊緣電容(Cofs+Cifs)發(fā)生變化.

圖5 源端邊緣電容(Cifs+Cofs)與Vg 的關(guān)系圖Fig.5.Relation between source fringing capacitance (Cifs +Cofs) and Vg .

得到源端邊緣電容隨Vg的變化情況后可進一步對總源端柵極電容進行分析.對考慮邊緣電容的Cgs_total表達(dá)式(1)和不考慮邊緣電容的Cgs表達(dá)式(3)分別進行仿真,柵極偏置也設(shè)置在—6 V到0 V 的范圍內(nèi),閾值電壓和漏源偏置分別設(shè)置為—4.98 V 和3 V,仿真結(jié)果見圖6.圖中藍(lán)色虛線是柵源本征電容Cgs隨Vg的變化情況,當(dāng)考慮到邊緣電容后,總柵源電容Cgs_total的變化情況如藍(lán)色實線所示,觀察兩條曲線可以發(fā)現(xiàn),兩者隨Vg變化的趨勢有少許差別:在考慮邊緣電容后,Cgs_total整體要比Cgs大.并且,Cgs_total在亞閾值區(qū)會有1 個輕微的衰減過程,器件開啟之后,Cgs_total會逐漸偏離Cgs直至兩者都處于穩(wěn)定狀態(tài),這種差異主要是由邊緣電容造成的.如前面所述,Cifs在亞閾值區(qū)工作狀態(tài)下,會因為其隨Vg的提高逐漸轉(zhuǎn)換為Cgc而減小,包含邊緣電容的Cgs_total在亞閾值區(qū)會因為Cifs的轉(zhuǎn)換現(xiàn)象而出現(xiàn)衰減.當(dāng)Vg＞Voff后,邊緣電容基本趨于固定值,這時Cgs_total與Cgs的差值基本保持不變.

圖6 Cgs 總電容與Vg 的關(guān)系圖Fig.6.Relation between total capacitance of Cgs and Vg .

為了更加直觀地表示邊緣電容對柵源電容的影響,計算出未考慮邊緣電容的情況下與考慮了邊緣電容之間的誤差,其結(jié)果如圖6 紅線所示:器件開啟狀態(tài)下,誤差率為9%,即邊緣電容占總電容的9%左右.但是在關(guān)斷狀態(tài)下,邊緣電容占到了總電容的80%,而且器件開啟與關(guān)斷前后,誤差的變化速率很快,這說明了邊緣電容對器件開關(guān)特性影響尤為明顯,是建模時不可忽略的一部分.

3.2 柵漏電容特性

漏端電容由三部分組成:柵漏本征電容Cgd、漏端外部邊緣電容Cofd和漏端內(nèi)部邊緣電容Cifd.對Cofd和Cifd的表達(dá)式(20)和(19)進行仿真,將漏源電壓Vds掃描范圍設(shè)置在0.5 V 到4 V,柵極電壓Vg設(shè)置為—4 V,閾值電壓為—4.98 V,得到漏端邊緣電容(Cofd+Cifd)隨Vds的變化情況如圖7 所示.可見,相對于(Cofs+Cifs)與Vg的關(guān)系,(Cofd+Cifd)受Vds的影響十分微小,這主要是因為內(nèi)部邊緣電容Cifs/d與Vds無關(guān),在各邊緣電容中,只有漏端外部邊緣電容Cofd因溝道長度調(diào)制效應(yīng)受Vds的影響[10],但是影響效果隨Vds的變化相對Vg對Cifs/d的影響來說要小得多,因此(Cofs+Cifs)這兩個邊緣電容隨Vds的變化可忽略.

圖7 漏端邊緣電容(Cifd+Cofd)與Vds 的關(guān)系圖Fig.7.Relation between drain fringing capacitance (Cifd +Cofd) and Vds .

對考慮了邊緣電容的Cgd_total電容表達(dá)式(2)和Cgd電容表達(dá)式(3)進行仿真,結(jié)果如圖8所示.圖中虛線為Cgd,實線為Cgd_total,可以看出考慮了邊緣電容后的Cgd_total相對于Cgd來說整體向上平移,這是由(Cofs+Cifs)造成的.

還計算了未考慮邊緣電容的情況下與考慮了邊緣電容之間的誤差,其結(jié)果如圖8 紅線所示.觀察圖中紅線發(fā)現(xiàn),Cgd_total隨著Vds從0.5 V 到4 V變化過程中,誤差從10%左右升到65%以上,而且誤差在Cgd斜率減小的地方變化尤為明顯.造成這種現(xiàn)象的原因是:根據(jù)Ward-Dutton 電荷分配原則,本征電容Cgd的直觀表達(dá)式是,它表示的是漏源電壓Vds對柵極電荷Qg的控制能力,當(dāng)Vds足夠大引起溝道長度調(diào)制效應(yīng)后,耗盡層把溝道和漏端隔開,直至漏端完全失去對溝道的控制,而柵極電荷與溝道電荷存在電荷守恒的關(guān)系,這時候漏端已經(jīng)無法通過改變溝道電荷來影響柵極電荷,意味著漏端失去了柵極電荷的控制,因此Cgd隨著Vds的提高逐漸減小最后趨于零.然而前面對漏端邊緣電容的分析發(fā)現(xiàn)Vds對(Cofd+Cifd)影響有限,相對于Cgd與Vds的變化可忽略,(Cofd+Cifd)可以近似當(dāng)作常數(shù).綜上,Cgd逐漸減小的過程中,(Cofd+Cifd)保持不變,當(dāng)器件處于飽和區(qū)時,漏端電容部分占主導(dǎo)地位的已從Cgd轉(zhuǎn)變?yōu)?Cofd+Cifd).

圖8 Cgd 總電容與Vds 的關(guān)系圖Fig.8.Relationship between total capacitance of Cgd and Vds .

4 結(jié)論

AlGaN/GaN HEMT 器件總的柵極電容包含了兩部分:本征電容Cgs/d和與2DEG 相關(guān)的邊緣電容Cifs/d和Cofs/d.本文基于保角映射法推導(dǎo)出內(nèi)部邊緣電容Cifs/d模型和源端外部邊緣電容Cofs/d模型,最后得到源/漏端的總柵極電容表達(dá)式,經(jīng)過仿真分析發(fā)現(xiàn):內(nèi)部邊緣電容Cifs/d與器件的柵極偏置強相關(guān),與漏源偏置無關(guān),而外部邊緣電容Cofs/d受偏壓影響要小得多.考慮邊緣電容后,柵源電容整體要比未考慮邊緣電容時大,邊緣電容是由器件結(jié)構(gòu)產(chǎn)生的寄生電容,所以即使器件處于關(guān)斷狀態(tài),邊緣電容仍然存在,這時不考慮邊緣電容誤差達(dá)到了80%,器件開啟后誤差率減小到9%;對于柵漏電容,Vds較低條件下邊緣電容只占總電容的9%左右,當(dāng)器件處于飽和狀態(tài)時,Cgd≈0,這時若不考慮邊緣電容其誤差則高達(dá)65%以上.所以,對AlGaN/GaN HEMT 器件電容建模時,其邊緣電容是不可以忽略的一部分,特別是應(yīng)用于高頻開關(guān)領(lǐng)域.