張結(jié)印 高飛 張建軍

(中國科學(xué)院物理研究所,納米物理與器件重點實驗室,北京 100190)

半導(dǎo)體量子點量子計算是實現(xiàn)固態(tài)量子計算的重要途徑之一,高質(zhì)量量子計算材料制備是其中的關(guān)鍵.硅和鍺材料能夠?qū)崿F(xiàn)無核自旋的同位素純化,滿足量子比特對長退相干時間的要求,同時與當(dāng)前的硅工藝兼容,是實現(xiàn)半導(dǎo)體量子計算的重要材料平臺.本文首先概述了近年來半導(dǎo)體量子點量子計算領(lǐng)域取得的重要進(jìn)展,然后詳細(xì)介紹了硅基硅/硅鍺異質(zhì)結(jié)、鍺/硅鍺異質(zhì)結(jié)以及鍺/硅一維線的制備方法、材料性質(zhì)以及相應(yīng)量子器件的研究進(jìn)展,最后對需要解決的關(guān)鍵技術(shù)問題以及未來的發(fā)展方向進(jìn)行了展望.

1 引言

1982 年,物理學(xué)家理查德·費曼首次提出了量子計算的概念,經(jīng)過近40 年的發(fā)展,科學(xué)家們已經(jīng)提出了多種可能實現(xiàn)量子計算的物理體系,包括半導(dǎo)體量子點[1]、超導(dǎo)約瑟夫森結(jié)[2]、拓?fù)涑瑢?dǎo)[3]、離子阱[4]以及核磁共振[5]等.其中基于半導(dǎo)體量子點的量子計算因為具有與硅半導(dǎo)體集成電路工藝兼容的優(yōu)勢而備受關(guān)注.一方面,與硅工藝兼容使得它易于大規(guī)模集成,在產(chǎn)業(yè)化階段具有易移植和可擴展的優(yōu)勢;另一方面,在可大規(guī)模生產(chǎn)的全固態(tài)、芯片化的量子計算方案中,半導(dǎo)體量子點量子計算的各個方面均可滿足Loss 和DiVicenzo[6]提出的實現(xiàn)量子計算的物理系統(tǒng)需要滿足的5 個重要條件,且能在相對較高的溫度下工作.因此,半導(dǎo)體量子點被認(rèn)為是最有希望實現(xiàn)固態(tài)量子計算機的物理體系之一.

早期半導(dǎo)體量子點量子計算研究主要集中在III/V 族材料體系,包括GaAs 量子點[7-9]、InAs納米線[10]以及InSb 納米線[11].該體系主要利用電子自旋進(jìn)行比特編碼,目前已經(jīng)實現(xiàn)了電子自旋的操控[7]和讀出[12].實現(xiàn)量子計算機的一個重要前提是要求量子比特具有長的量子退相干時間,但是III/V 族材料存在核自旋引起的超精細(xì)相互作用,例如GaAs/AlGaAs 異質(zhì)結(jié)柵控量子點中每個電子會受到約106個核自旋的影響[7],導(dǎo)致退相干時間較短.目前GaAs/AlGaAs 異質(zhì)結(jié)柵控量子點的退相干時間約為60 ns,InAs 和InSb 納米線量子點的退相干時間僅為10 ns,這就極大地限制了III/V 族材料在半導(dǎo)體量子點量子計算領(lǐng)域的應(yīng)用.

得益于IV 族Si,Ge 材料與成熟硅工藝兼容且可以通過同位素純化獲得無核自旋的28Si 和72Ge,近年來IV 族材料量子點量子計算的研究得到了迅速發(fā)展.IV 族材料體系主要包括 Si 金屬氧化物半導(dǎo)體(MOS)[13]、Si/SiGe 異質(zhì)結(jié)[14]、Si 納米線[15,16]、單原子摻雜的Si 材料[17]、Ge/SiGe 異質(zhì)結(jié)[18]以及Ge 量子線[19,20]等.在Si 材料中主要利用電子的自旋進(jìn)行比特的編碼,目前已經(jīng)實現(xiàn)了單比特[21,22]、兩比特[23]和三比特Greenberger-Horne-Zeilinger態(tài)[24]的操控以及兩比特之間的遠(yuǎn)距離通信[25].基于Si/SiGe 異質(zhì)結(jié)[26]和天然Si MOS 量子點[27]的電子自旋量子比特退相干時間達(dá)到了約2 μs.使用了同位素純化28Si 材料(29Si 含量小于800 × 10—6)的量子比特,由于大幅降低了核自旋的影響,其退相干時間可達(dá)到120 μs[28].此外,2020 年,來自新南威爾士大學(xué)的Dzurak 小組[29]和代爾夫特理工大學(xué)的Veldhorst 小組[30]幾乎同時在28Si 中實現(xiàn)了能在大于1 K 溫度下運行的“高溫”量子比特,克服了實現(xiàn)通用量子計算機最困難的障礙之一.基于單原子摻雜的Si 材料制備的量子比特主要利用核自旋進(jìn)行比特編碼,由于其在退相干時間以及可擴展性等方面存在巨大優(yōu)勢而被廣泛關(guān)注[31-33],例如在P 摻雜的同位素28Si 材料中,P 原子核自旋的退相干時間可超過30 s[34],其單比特門操控保真度可達(dá)到99.99%[35],也在P 摻雜的自然Si 材料中實現(xiàn)了兩比特交換門,其單電子自旋讀出保真度可達(dá)到94%[36].在Ge 材料中主要利用空穴自旋進(jìn)行比特的編碼,目前在Ge 量子線中實現(xiàn)了空穴量子比特[20],其退相干時間約為130 ns;也實現(xiàn)了拉比頻率高達(dá)540 MHz 的超快操控速度量子比特[37].在Ge/SiGe 異質(zhì)結(jié)空穴氣中實現(xiàn)了兩比特邏輯門[38]和四比特量子處理器[18].

半導(dǎo)體量子點量子計算的快速發(fā)展得益于材料制備技術(shù)的不斷發(fā)展.近年的重要進(jìn)展包括二維Ge/SiGe 平面異質(zhì)結(jié)遷移率達(dá)到106cm2/(V·s)[39,40],一維Ge/Si 量子線新生長模式的發(fā)現(xiàn)[41]以及晶圓級可控生長[42]等.本文將分別詳細(xì)介紹Si 和Ge量子計算材料的研究進(jìn)展.其中,Si 材料主要介紹Si 納米線、Si/SiGe 異質(zhì)結(jié),Ge 材料主要介紹Ge/SiGe 異質(zhì)結(jié)、Si/Ge 核/殼納米線以及Ge 棚屋型量子線.

2 硅量子計算材料研究進(jìn)展

2.1 Si 納米線

一維Si 納米線主要通過自上而下的納米加工技術(shù)和自下而上的化學(xué)氣相沉積(CVD)方法生長.納米加工技術(shù)一般是通過刻蝕絕緣體上硅(SOI)襯底上的Si 薄膜(薄膜厚度小于50 nm)得到一維Si 納米線[43],可以利用多晶硅作為柵電極在納米線方向形成勢壘,可在Si 納米線中形成單量子點,觀測到庫侖振蕩現(xiàn)象[16,44,45],也可以在Si 納米線中形成雙量子點結(jié)構(gòu),觀察到泡利自旋阻塞現(xiàn)象[46].CVD 法主要利用氣-液-固生長機制(其原理在后文有詳細(xì)描述),可制備直徑為6—20 nm 且長度為1—30 μm 的Si 納米線[47],也可對納米線進(jìn)行n 型和p 型摻雜,例如Lieber 研究小組[15]就制備出了軸向調(diào)制摻雜的Si 納米線,在1.5 K 下觀察到了單電子隧穿效應(yīng).

2.2 Si/SiGe 異質(zhì)結(jié)

二維電子氣的實現(xiàn)主要有Si MOS 和Si/SiGe兩種結(jié)構(gòu).通常實驗上通過測量低溫霍爾遷移率來判斷二維電子氣質(zhì)量的優(yōu)劣.影響遷移率高低的材料界面質(zhì)量、均勻性,以及內(nèi)部背景雜質(zhì)和缺陷等因素對量子點器件的性能會造成影響.一般而言,相同結(jié)構(gòu)情況下更高的遷移率表明載流子受到的散射少,二維電子氣系統(tǒng)更“純凈”,量子點受到的背景噪音少;均勻性高更有助于后續(xù)的量子點器件集成.對于Si MOS 結(jié)構(gòu),通過高溫?zé)嵫趸姆绞皆赟i (001)表面形成高質(zhì)量的SiO2層,在界面區(qū)域限制電子形成二維電子氣.目前該結(jié)構(gòu)的電子遷移率可達(dá)到1 × 104—4 × 104cm2/(V·s)[48,49].

Si/SiGe 異質(zhì)結(jié)材料研究方面,根據(jù)摻雜與否,分為摻雜型Si/SiGe 異質(zhì)結(jié)和非摻雜型Si/SiGe異質(zhì)結(jié).隨著對Si/SiGe 異質(zhì)結(jié)材料研究的深入,考慮載流子散射因素,研究工作經(jīng)歷了多個階段(圖1(a)),早期的設(shè)計從固定SiGe 薄膜中Ge 含量的方式到組分緩漸變的生長方法來優(yōu)化SiGe 緩沖層的質(zhì)量,Fitzgerald 研究小組和Schaffler 等同一時期通過分子束外延技術(shù)獲得的薄膜峰值遷移率達(dá)到1.7 × 105cm2/(V·s)[50,51];通過優(yōu)化應(yīng)變硅層厚度和Si/SiGe 界面來降低位錯和界面粗糙度對電子的散射,峰值遷移率達(dá)到8×105cm2/(V·s)[52];此后,通過移除摻雜層、優(yōu)化間隔層厚度和采用SiO 取代Al2O3降低遠(yuǎn)端電荷散射,二維電子氣低溫遷移率達(dá)到了2.4 × 106cm2/(V·s)[53].下面詳細(xì)介紹基于Si/SiGe 異質(zhì)結(jié)的二維電子氣的研究進(jìn)展.

圖1(a) Si/SiGe 異質(zhì)結(jié)二維電子氣低溫霍爾峰值遷移率的發(fā)展,其中實心圓圈和實心方塊分別代表摻雜型結(jié)構(gòu)和非摻雜型結(jié)構(gòu);黑色、紅色和藍(lán)色分別代表SiGe 緩沖層固定鍺含量、Si/SiGe 超晶格和組分漸變等3 種不同生長方法;插圖是SiGe/Si/SiGe異質(zhì)結(jié)結(jié)構(gòu)和能帶結(jié)構(gòu)對準(zhǔn)示意圖;(b)穿透位錯密度對電子遷移率的影響[64];(c)應(yīng)變硅層厚度對電子低溫峰值遷移率的影響[64];(d) SiGe 間隔層厚度對電子遷移率的影響[68]Fig.1.(a) Mobility of Si two-dimensional electron gas with time.Solid squares and circles refer to undoped structure and doped structure,respectively.The black,red and blue color refer to three different growth methods (constant Ge composition,Si/SiGe superlattice and the graded Ge composition).Inset images show the SiGe/Si/SiGe heterostructures and the schematic band-edge profile.(b) Effect of threading dislocations on electron mobility[64].(c) Effect of Si-channel thickness on electron mobility[64].(d) Effect of the spacer layer thickness on electron mobility[68].

1985 年Abstreiter 等[54]首先利用分子束外延技術(shù)基于摻雜型Si/SiGe 異質(zhì)結(jié)實現(xiàn)了II 型能帶配置,Si 處于張應(yīng)變,在此硅量子阱中限制電子形成二維電子氣.基于Shubnikov-de Hass 振蕩和回旋共振實驗證明應(yīng)變硅中六重簡并的導(dǎo)帶底分裂成垂直表面的兩重簡并態(tài)Δ2和平行表面的四重簡并態(tài)Δ4,增大應(yīng)變會增強Δ2和Δ4的分裂.Δ2能谷平行于表面方向,電子有效質(zhì)量為=0.19m0(m0為真空中電子質(zhì)量),增強了硅中二維電子氣遷移率.然而該應(yīng)變硅在2 K 時,遷移率只有2300 cm2/(V·s),增強的效應(yīng)不大.主要原因在于早期的Si/SiGe 異質(zhì)結(jié)是基于硅襯底上固定Ge 組分的生長方式獲得的,SiGe 緩沖層薄膜質(zhì)量不高.對于典型的Si0.7Ge0.3緩沖層,同Si 之間存在1.2%的晶格失配,會造成密度在108—1010cm—2量級的穿透位錯[55].穿透位錯貫穿到應(yīng)變硅層,形成散射中心,大幅降低載流子遷移率.基于固定Ge 組分的SiGe 緩沖層生長方式,文獻(xiàn)報道遷移率最高值僅1.69 × 104cm2/(V·s)[56].

為了提高SiGe 緩沖層質(zhì)量,后續(xù)不同研究組提出了兩種方法.IBM 實驗室利用超高真空化學(xué)氣相沉積(UHV-CVD)生長技術(shù)外延生長Si/SiGe超晶格的方案[57,58],將穿透位錯密度降低到107cm—2,二維電子氣低溫遷移率提高到8.5 × 104cm2/(V·s)[58].另一種方法是鍺組分漸變的方法.AT&T 貝爾實驗室采用分子束外延生長厚的鍺組分漸變層[59,60],逐漸增加Ge 的含量到0.3,電子束感應(yīng)電流表征結(jié)果顯示Si0.7Ge0.3緩沖層穿透位錯密度降低到106cm—2,4.2 K 時二維電子氣遷移率提升到0.96 × 105—1.26 × 105cm2/(V·s).經(jīng)過生長條件的進(jìn)一步優(yōu)化,Ge 組分漸變速率不大于每微米10%,Fitzgerald研究小組和Schaffler 等同時通過分子束外延技術(shù)將二維電子氣遷移率的記錄提升到約1.7 × 105cm2/(V·s)[50,51].采用Ge 組分漸變方法得到的二維電子氣遷移率之所以更高,主要得益于高質(zhì)量的SiGe 緩沖層可以有效降低穿透位錯密度.此外,實驗顯示生長過程中采用高溫且組分緩漸變的方法,能增大已經(jīng)產(chǎn)生的失配位錯滑移速率以釋放晶體內(nèi)部積累的應(yīng)變能,同時可以避免因漸變過快而產(chǎn)生新的失配位錯[61].

1994 年,Ismail 等[62]優(yōu)化應(yīng)變硅量子阱的厚度,避免在量子阱層產(chǎn)生新的失配位錯,同時減少緩沖層穿透位錯在量子阱層的滑移,防止在Si/SiGe緩沖層的界面形成失配位錯的排列,將摻雜型Si/SiGe 異質(zhì)結(jié)二維電子氣的遷移率記錄提高到4 × 105cm2/(V·s),背柵結(jié)構(gòu)器件在0.4 K 時的遷移率達(dá)到5.3 × 105cm2/(V·s).同年,Ismail 等[63]將頂柵結(jié)構(gòu)器件記錄提高至5.2 × 105cm2/(V·s).1996 年,Ismail[64]總結(jié)了穿透位錯和量子阱厚度對遷移率的影響,見圖1(b)和圖1(c),表明了厚的漸變層對于獲得低穿透位錯密度的緩沖層和合適量子阱厚度的重要性.1998 年,日本的Sugii 等[52]采用固相外延的方式實現(xiàn)了二維電子氣峰值遷移率在15 K 時達(dá)到8 × 105cm2/(V·s),高分辨透射電子顯微鏡表征顯示樣品具有非常陡峭的Si/SiGe界面.

2005 年Lai 等[65]的研究結(jié)果顯示原子層沉積生長的Al2O3作為二維電子氣材料的介電層,可有效減少器件中的低頻電荷噪聲[43],通過變化柵偏壓可有效調(diào)控二維電子氣濃度.2009 年,Lu 等[66]對非摻雜型結(jié)構(gòu)進(jìn)行優(yōu)化,利用超高真空化學(xué)氣相沉積,通過Ge 組分緩漸變的方式生長Si0.8Ge0.2的漸變層后生長1 μm 的固定Ge 組分的恒量層,得到高質(zhì)量的Si0.8Ge0.2薄膜,然后生長15 nm 硅量子阱,65 nm 硅鍺間隔層和1 nm 硅蓋層.在載流子濃度為2.5 × 1010cm—2時,0.3 K 下二維電子氣遷移率達(dá)到1.6 × 106cm2/(V·s).2012 年,Tsui 研究小組[67]通過降低SiGe 緩沖層中鍺的含量到0.14,在間隔層達(dá)到526 nm 時,0.3 K 下二維電子氣遷移率峰值達(dá)到2 × 106cm2/(V·s).2015 年,Laroche 等[68]比較了不同間隔層厚度對電子氣遷移率的影響,分析了不同結(jié)構(gòu)的散射機制(圖1(d)),結(jié)果表明可獲得的最低載流子濃度隨著間隔層厚度的減少而增大,且比較適合納米器件的間隔層厚度為25—50 nm,可避免“remote scattering”的影響.2015 年,俄羅斯研究小組Melnikov 等[53]利用熱蒸發(fā)的SiO 取代原子層沉積生長的Al2O3,獲得了質(zhì)量更好的氧化物/半導(dǎo)體界面,將二維電子氣低溫遷移率提高到目前最高值2.4 × 106cm2/(V·s).為研究背景雜質(zhì)散射,2015 年,Petta 研究小組[69]比較了26 種不同結(jié)構(gòu)的Si/SiGe 異質(zhì)結(jié),利用二次離子質(zhì)譜測定結(jié)構(gòu)中的氧含量,發(fā)現(xiàn)背景氧含量和峰值遷移率之間呈現(xiàn)強的相關(guān)性.表明在Si/SiGe 生長過程中,背景中可能引入的雜質(zhì)是影響遷移率的關(guān)鍵.值得注意的是,雖然二維電子氣遷移率達(dá)到百萬量級,實際上的百萬量級的霍爾器件結(jié)構(gòu)中,鍺的含量低于0.2,同時間隔層厚度大于60 nm,不利于表面柵極對電子氣的調(diào)控.常見的半導(dǎo)體量子點量子比特器件所用的鍺含量一般為0.25—0.3,間隔層厚度一般在30—50 nm.

對于Si/SiGe 材料體系,界面粗糙度不僅影響材料的遷移率,界面存在的高密度原子臺階還會影響谷-軌道耦合,抑制谷劈裂[70-72].早期從Hall bar 器件中提取的谷劈裂能量為μeV 量級[73-76],器件尺寸縮小至QPCs (quantum point contacts)[77]和量子點器件[78-80]時,谷劈裂能量可達(dá)到1 meV量級.對于自旋量子比特,需要大的谷劈裂能,可在高磁場下調(diào)控量子點器件.材料上需要采用無斜切的襯底,避免高密度的原子臺階產(chǎn)生,甚至預(yù)期制備無原子臺階的Si/SiGe 界面.

量子點量子比特性質(zhì)的提高不僅取決于材料結(jié)構(gòu)的優(yōu)化,還有材料自身的影響.在前期研究基礎(chǔ)上,將自然的Si 材料替換成同位素提純的28Si材料,降低核自旋對電子自旋的噪音,可以大幅提高比特退相干時間.2014 年和2015 年,Veldhorst等[23,28]基于28Si MOS 結(jié)構(gòu),利用電子自旋共振操控實現(xiàn)量子比特退相干時間達(dá)到120 μs,相干時間達(dá)到28 ms.普通的Si MOS 結(jié)構(gòu)中退相干時間的最高記錄值為2020 年基于電偶極自旋共振操控實現(xiàn)的18.1 μs[81].2018 年,日本Tarucha 研究小組[21]基于28Si/SiGe 異質(zhì)結(jié)量子點,使電子自旋比特退相干時間達(dá)到了20 μs,保真度超過99.9%.2020 年,德國Struck 等[82]同樣基于28Si/SiGe 異質(zhì)結(jié)材料,使電子自旋比特退相干時間達(dá)到了21 μs.普通的Si/SiGe 異質(zhì)結(jié)材料中電子自旋比特退相干時間最高記錄值是2016 年Tarucha 課題組[27]實現(xiàn)的1.8 μs.截止到目前,對于Si MOS結(jié)構(gòu)和Si/SiGe 兩種結(jié)構(gòu),基于同位素提純材料的器件相對未提純材料的器件均提高了量子比特的退相干時間記錄值[83].

3 鍺量子計算材料研究進(jìn)展

Si 由于存在高質(zhì)量且穩(wěn)定的SiO2介電層而成為了微電子領(lǐng)域的基石,但是隨著材料制備技術(shù)的發(fā)展,制備出了能夠與Ge 兼容的高介電常數(shù)的介電層,且實現(xiàn)了Ge 材料在Si 襯底上的高質(zhì)量外延生長,同時在室溫下體材料Ge 具有已知半導(dǎo)體中最高的空穴遷移率,因此Ge 或者SiGe 成為了后摩爾時代可能替代Si 的熱點溝道材料.

此外,Ge 材料在量子計算領(lǐng)域也因其獨特的優(yōu)勢而倍受關(guān)注[84].一方面,Ge 具有高的空穴遷移率和小的有效質(zhì)量[85],為實現(xiàn)高質(zhì)量的量子點提供了基礎(chǔ).另一方面,它具有大的g因子以及強的自旋-軌道耦合相互作用[86,87],且g因子可調(diào)[88],可以對自旋進(jìn)行快速的全電學(xué)操控.而且,Ge 材料利用空穴自旋進(jìn)行比特的編碼,與電子相比,空穴的p 軌道與原子核的軌道交疊較小[89],由核自旋引起的超精細(xì)相互作用低,也可以實現(xiàn)無核自旋的同位素純化的72Ge,使得Ge 空穴自旋量子比特可以具有長的退相干時間.在器件制備方面,Ge 能夠與當(dāng)前的Si 工藝兼容;并且?guī)缀跛械慕饘僭谂cGe 接觸時,都能夠使費米能級釘扎在價帶處附近,因此都能夠與Ge 形成良好的歐姆接觸[90];同時,在Ge 上也能夠生長高質(zhì)量且具有高介電常數(shù)的介電層,有利于高性能器件制備及集成.基于以上諸多優(yōu)點,Ge 成為了實現(xiàn)半導(dǎo)體量子點量子計算的理想材料.近年來,從二維的Ge/SiGe 異質(zhì)結(jié)薄膜到一維的Ge 納米線制備技術(shù)都在不斷發(fā)展,并取得了一系列重要突破.

3.1 Ge/SiGe 異質(zhì)結(jié)

Ge/SiGe 異質(zhì)結(jié)中,壓應(yīng)變的鍺和弛豫的硅鍺層,形成I 型能帶,Ge 量子阱中限制了空穴,應(yīng)變使價帶頂輕重空穴發(fā)生分裂,導(dǎo)致空穴有效質(zhì)量減少,增強了Ge 中空穴的遷移率.如圖2(a)所示,Ge/SiGe 異質(zhì)結(jié)材料的發(fā)展主要經(jīng)歷了4 個階段[84].前3 個階段主要是研究摻雜型結(jié)構(gòu),后續(xù)研究集中在非摻雜型結(jié)構(gòu).Ge/SiGe 異質(zhì)結(jié)所用SiGe 緩沖層經(jīng)歷了鍺襯底上固定Ge 含量的生長方法,Si 襯底上Ge 組分緩漸變增大和Si 襯底上先生長Ge 薄膜再通過Ge 組分減少的逆組分漸變方法3 個階段.

圖2(a) 不同時期的Ge/SiGe 異質(zhì)結(jié)二維空穴氣低溫霍爾峰值遷移率,其中實心圓圈和實心方塊分別代表摻雜型結(jié)構(gòu)和非摻雜型結(jié)構(gòu);黑色、藍(lán)色和紅色分別代表SiGe 緩沖層固定鍺含量、組分正漸變和組分逆漸變等3 種不同生長方法[84];(b) Ge 襯底上固定鍺組分生長SiGe 緩沖層的截面TEM,可看到在緩沖層及量子阱層產(chǎn)生大量堆垛層錯[92];(c) Si 襯底上鍺組分逆漸變方法生長的Ge/SiGe 空穴氣結(jié)構(gòu)的截面TEM 圖[102],位錯主要分布在逆漸變緩沖層Fig.2.(a) Improvement of two-dimensional hole gas low temperature Hall mobility of Ge/SiGe heterostructure with time.Solid squares and circles refer to undoped structure and doped structure.The black,blue and red color refer to three different growth methods (the constant Ge composition,forward grading and the reverse grading) [84].(b) Cross-sectional TEM of SiGe buffer layer with constant Ge composition on Ge substrate,plenty of stacking faults inside the constant Ge composition buffer layer and Ge quantum well[92].(c) Cross-sectional TEM of two-dimensional hole gas obtained by reverse grading method[102].Dislocations are mainly localized inside the reverse grading buffer layer.

1988 年,Wagner 和Janocko[91]利用分子束外延技術(shù)在Ge 襯底上生長固定Ge 組分的Si0.5Ge0.5緩沖層,再構(gòu)造摻雜型的Si0.5Ge0.5/Ge 異質(zhì)結(jié)形成二維空穴氣,4.2 K 時空穴遷移率為3200 cm2/(V·s).1990 年,Murakami 等[92]同樣基于分子束外延在Ge 襯底上生長200—500 nm 固定Ge 含量的Si0.25Ge0.75緩沖層,然后外延Ge/Si0.25Ge0.75異質(zhì)結(jié),77 K 時,二維空穴氣遷移率達(dá)到4500 cm2/(V·s).1991 年,Murakami 等[93]基于相同結(jié)構(gòu),將二維空穴氣低溫遷移率優(yōu)化到9000 cm2/(V·s).然而,該時期基于Ge 襯底上固定Ge 含量的生長方法獲得的SiGe 緩沖層存在大量缺陷,如圖2(b) 所示,截面透射電子顯微鏡(TEM)表征可以看到明顯堆垛層錯面缺陷的存在[92].緩沖層中大量的缺陷貫穿到Ge 量子阱中,使得基于該生長方法實現(xiàn)的二維空穴氣遷移率沒有突破104cm2/(V·s)量級.

為了提高SiGe 緩沖層的質(zhì)量,各研究小組采用在Si 襯底上組分漸變的方法生長高Ge 含量的SiGe 緩沖層.貝爾實驗室Xie 等[94]利用分子束外延在Si 襯底上漸變生長外延弛豫的Si0.4Ge0.6薄膜,基于該薄膜生長調(diào)制摻雜的Ge 空穴氣結(jié)構(gòu),4.2 K時遷移率可以達(dá)到5.5 × 104cm2/(V·s).2002 年,意大利von Kanel 研究小組[95]利用等離子體增強化學(xué)氣相沉積按照10%/μm 的漸變速率生長7 μm的漸變層和1 μm 的Si0.3Ge0.7薄膜,利用腐蝕坑密度的方法評估該薄膜的穿透位錯密度約為2 ×106cm—2.基于此弛豫的SiGe 緩沖層得到的二維空穴氣在4.2 K 時遷移率達(dá)到了8.7 × 104cm2/(V·s).2004 年,von Kanel 課題組[96]進(jìn)一步降低緩沖層漸變速率至7%/μm,得到的二維空穴氣在2 K 時遷移率達(dá)到1.2 × 105cm2/(V·s).

2008 年,英國Shah 等[97]提出了逆組分漸變的方法生長高質(zhì)量的SiGe 緩沖層.利用減壓化學(xué)氣相沉積(RPCVD)生長技術(shù),首先通過低溫加高溫兩步法在Si 上外延生長穿透位錯密度低于5 ×107cm—2的Ge 薄膜,然后逐漸減少Ge 的含量到0.8,最后生長固定Ge 含量的Si0.2Ge0.8層.化學(xué)刻蝕法表明該薄膜穿透位錯密度為106cm—2,表面均方根粗糙度為2.6 nm,最優(yōu)值為1.9 nm,優(yōu)于正漸變方法得到的SiGe 薄膜表面粗糙度[98].基于該類型的SiGe 緩沖層,2012 年,該小組制備的調(diào)制摻雜型二維空穴氣遷移率在12 K 達(dá)到1.1 × 106cm2/(V·s)[39],2016 年,他們進(jìn)一步將調(diào)制摻雜型二維空穴氣遷移率提高到1.5 × 106cm2/(V·s)[40].

隨著對應(yīng)變Ge 量子阱中空穴量子比特研究的深入,實驗發(fā)現(xiàn)摻雜型結(jié)構(gòu)雖然可以達(dá)到百萬級別的遷移率,但是摻雜層容易導(dǎo)致漏電流、寄生通道和電荷噪聲[14,99,100],因此,后期對空穴量子比特的研究主要集中在非摻雜型結(jié)構(gòu)上.2016 年,中國臺灣Laroche 等[101]利用快速熱化學(xué)氣相沉積采用逆組分漸變法生長的非摻雜型應(yīng)變Ge 量子阱結(jié)構(gòu),在空穴濃度為1011cm—2量級時,峰值遷移率達(dá)到3 × 105cm2/(V·s).2019 年,Sammak 等[102]基于組分逆漸變法生長SiGe 緩沖層,利用RPCVD生長的非摻雜型應(yīng)變鍺量子阱結(jié)構(gòu),二維空穴遷移率達(dá)到了5 × 105cm2/(V·s),空穴濃度為1.2 ×1011cm—2.在空穴濃度比較低時,遷移率得到提高的原因主要在于SiGe 緩沖層質(zhì)量的優(yōu)化.如圖2(c)所示,Si 和Ge 之間的失配位錯主要分布在Ge/Si 界面區(qū)域,后續(xù)漸變的生長方法使得產(chǎn)生的失配位錯在漸變層中滑移,釋放了晶體內(nèi)部積累的應(yīng)變能,同時滑移過程增加了失配位錯相互作用并湮滅的概率,最終提高了SiGe 緩沖層的質(zhì)量[102].對于Ge/SiGe 異質(zhì)結(jié)二維空穴氣,目前還沒有同位素純化材料的相關(guān)報道.

3.2 Ge 納米線

一維Ge 納米線的制備技術(shù)近年來迅速發(fā)展,已經(jīng)實現(xiàn)了從非面內(nèi)生長的Ge/Si 核/殼納米線到Si 襯底上面內(nèi)無需催化劑生長的棚屋型Ge 量子線,最后到Si 襯底上面內(nèi)可定位生長的棚屋型Ge 量子線的可控制備.

Ge/Si 核/殼納米線主要利用氣-液-固(VLS)生長機制[103],采用CVD 法制備,圖3(a)為其生長過程示意圖,這種方法是利用金屬顆粒作為催化劑,通入氣相反應(yīng)物,在一定溫度下氣相反應(yīng)物與金屬顆粒形成共熔合金,當(dāng)共熔合金處于過飽和狀態(tài)時,會析出晶體形成納米線.納米線的橫截面為圓形,與襯底成一定角度的方向生長,金屬顆粒一直處于納米線的頂端且會逐漸減小[104],其透射電子顯微鏡(TEM)圖如圖3(b)所示.由于金屬顆粒的直徑?jīng)Q定了納米線的直徑,而最初金屬顆粒受到制備工藝的限制,直徑一般在100 nm 以上.1998 年,Morales 和Lieber[47]采用激光燒蝕技術(shù)降低了金屬顆粒的直徑,實現(xiàn)了直徑最小達(dá)5 nm 的Ge 納米線的制備,如圖3(c)所示.2002 年,Lieber 研究小組[105]又基于上述生長方法實現(xiàn)了Ge/Si 核/殼納米線的制備.如圖3(d)所示,Ge 核的直徑為26 nm,通過圖3(e)的高分辨TEM 圖可知,Si 殼和Ge 核全部為單晶結(jié)構(gòu),其橫截面示意圖以及能級結(jié)構(gòu)如圖3(f)所示,Si 殼和Ge 核的價帶能級差為0.5 eV,Ge 空穴氣被限制在Ge 核內(nèi),空穴遷移率約為1000 cm2/(V·s)[19].理論和實驗研究表明,Ge/Si 核/殼納米線具有可調(diào)節(jié)的強自旋-軌道耦合相互作用[86,106],朗德g因子約為2[107],基于Ge/Si 核/殼納米線制備的雙量子點器件也表現(xiàn)出良好的特性,實現(xiàn)了電場對兩個量子點隧穿耦合強度的調(diào)控[108],自旋弛豫時間可達(dá)0.6 ms[109],退相干時間可達(dá)180 ns[110].

圖3(a) VLS 方法生長納米線的示意圖;(b) VLS 方法生長的Ge 納米線的TEM 圖[104];(c)結(jié)合激光燒蝕技術(shù)和VLS 生長方法制備的直徑為(5 ± 0.6) nm 的Ge 納米線的TEM 圖[47];(d) Ge/Si 核/殼納米線的TEM 圖,其中黑色部分為Ge 核,淺灰色部分為Si 殼[105];(e) Ge/Si 核/殼納米線的高分辨TEM 圖,表明Si 殼為單晶結(jié)構(gòu)[105];(f) Ge/Si 核/殼納米線的橫截面示意圖以及能帶偏移示意圖[19]Fig.3.(a) Schematic diagram of nanowires grown by VLS method;(b) TEM image of Ge nanowire grown by VLS method[104];(c) TEM image of Ge nanowires with diameter of (5 ± 0.6) nm prepared by laser ablation method and VLS method[47];(d) TEM image of Ge/Si core/shell nanowire with black Ge core and light gray Si shell[105];(e) high resolution TEM image of Ge/Si core/shell nanowire showing a crystalline Si shell[105];(f) schematic diagram of cross-section image and energy band offset of Ge/Si core/shell nanowire[19].

雖然Ge/Si 核/殼納米線得到了廣泛研究,但是它仍存在著兩個困難.首先,納米線沿著非面內(nèi)的方向生長,需要將納米線轉(zhuǎn)移到Si 或SOI 等襯底上進(jìn)行器件制備[111],增加了器件加工的難度,且很難大規(guī)模集成;其次,VLS 生長需采用金屬顆粒作為催化劑,納米線中存在金屬污染,影響器件的電學(xué)性質(zhì)[112].以上不利因素制約了Ge/Si 核/殼納米線在半導(dǎo)體量子計算領(lǐng)域的進(jìn)一步發(fā)展.

棚屋型Ge 量子線是利用層狀加島狀生長的Stranki-Krastanow 生長模式[113],采用分子束外延生長方法在Si 襯底上獲得的面內(nèi)Ge 量子線.早在1990 年,Mo 等[114]就在Si(001)襯底上觀察到了長度小于100 nm 的棚屋型Ge 島,而后Tersoff和Tromp[115]預(yù)測這種棚屋型Ge 島可能延長成為Ge 量子線.2012 年,Zhang 等[41]在Si(001)襯底上通過沉積純Ge 層以及退火的方法,實現(xiàn)了長度可達(dá)2 μm 的Ge 量子線的外延生長.他們采用分子束外延生長方法,在570 ℃條件下以0.06 ?/s的速率沉積4.4 個原子層厚度的Ge 浸潤層,沉積厚度稍小于570 ℃時形成三維棚屋型Ge 島的臨界厚度,如圖4(a)的原子力顯微鏡(AFM)圖所示,襯底表面沒有形成任何三維結(jié)構(gòu).然后將溫度降低到560 ℃并原位退火,獲得如圖4(b)所示的面內(nèi)生長的自組裝Ge 量子線.Ge 量子線的表面由4 個{105}晶面組成,取向沿平面內(nèi)兩個〈100〉方向,底部為矩形(圖4(c)),橫截面為三角形(圖4(d)),側(cè)壁傾角為11.3°,稱之為棚屋型量子線.量子線平均高度約為1.86 nm,高寬比為1∶10,長度可達(dá)2 μm,即長寬比可達(dá)1000.此外,可以通過調(diào)節(jié)Ge 層的厚度來調(diào)節(jié)Ge 量子線的密度和長度.另外,還可以形成如圖4(e)所示的L 形Ge 量子線.理論計算表明應(yīng)變狀態(tài)下的{105}晶面具有很低的表面能,它是棚屋型量子線形成的主要驅(qū)動力[116].

圖4(a) Si 襯底上沉積4.4 個Ge 原子層后的表面AFM圖;(b) Si 襯底上沉積Ge 層以及退火之后形成的Ge 量子線的表面AFM 圖[41];(c)和(d)分別是單根Ge 量子線的掃描隧道顯微鏡圖[116] 以及橫截面TEM 圖[41];(e) Si 襯底上L 形Ge 量子線結(jié) 構(gòu)Fig.4.(a) AFM image of Ge wetting layer after the growth of 4.4 monolayer Ge on Si substrate;(b) AFM image of Ge hut wire on Si substrate after the growth of Ge layer with subsequently annealing[41];(c),(d) scanning tunneling microscope image[116] and cross-sectional TEM image of a Ge hut wire[41];(e) L-shaped Ge hut wires on Si substrate.

Si(001)襯底上的棚屋型Ge 量子線是無催化劑且面內(nèi)生長的自組裝量子線,與Ge/Si 核/殼納米線相比,避免了金屬催化劑導(dǎo)致的金屬污染以及納米線的非面內(nèi)生長導(dǎo)致的轉(zhuǎn)移問題,且納米線直接生長在Si 襯底上,與當(dāng)前的硅工藝兼容,為后續(xù)器件制備帶來了便利.棚屋型Ge 量子線的橫截面為三角形,與橫截面為圓形的Ge/Si 核/殼納米線中輕重空穴混合不同,棚屋型Ge 量子線中的空穴幾乎全部為重空穴[88],輕空穴的含量小于1%,而輕重空穴分離有助于退相干時間的延長[117].此外,棚屋型Ge 量子線具有大的g因子以及強的自旋-軌道耦合相互作用[87,118],空穴的自旋-軌道耦合長度約為40—100 nm,其g因子可達(dá)4.34,且g因子依賴于外加磁場的方向,具有很強的各向異性[88],外加磁場垂直于量子線時的g因子與平行于量子線時的g因子比值可達(dá)18.目前,已經(jīng)在棚屋型Ge量子線中實現(xiàn)了國際上首個Ge 空穴量子比特[20],退相干時間可達(dá)130 ns.國內(nèi)中國科學(xué)技術(shù)大學(xué)郭國平研究小組[118]在Ge 量子線量子比特器件方面做了系統(tǒng)而深入的研究,在這種Ge 量子線上實現(xiàn)了雙量子點的可控調(diào)節(jié),且在這種量子線中實現(xiàn)了單量子點以及雙量子點與超導(dǎo)微波諧振腔的耦合[119,120],能夠采用超導(dǎo)微波諧振腔探測量子點中的空穴狀態(tài),為實現(xiàn)遠(yuǎn)距離的量子點之間的通信以及進(jìn)一步實現(xiàn)器件的集成和擴展奠定了重要基礎(chǔ).郭國平研究小組[121]還首次在Ge 空穴量子點中實現(xiàn)了g因子張量和自旋軌道耦合場方向的測量與調(diào)控,對于硅鍺體系更好地實現(xiàn)自旋量子比特的操控有重要的指導(dǎo)意義.此外,他們還實現(xiàn)了目前操控速度最快的量子比特,其拉比振蕩的頻率約為540 MHz[37].

然而,以上棚屋型Ge 量子線位置在Si (001)表面上是隨機分布的,不利于量子器件的精確尋址和大規(guī)模集成.結(jié)合微納加工和分子束外延生長方法,Gao 等[42]在Si (001)襯底上實現(xiàn)了棚屋型Ge量子線的面內(nèi)精確定位生長.該方法首先是利用電子束曝光和反應(yīng)離子刻蝕技術(shù)在Si (001)襯底上刻蝕出周期性的凹槽圖形結(jié)構(gòu),凹槽的深度約為70 nm,如圖5(a)所示,其中黑色部分為凹槽結(jié)構(gòu),由于面內(nèi)棚屋型Ge 量子線沿〈100〉晶向,因此凹槽的方向也必須沿這兩個方向.然后,利用分子束外延在此襯底上首先生長3 nm 的Si0.75Ge0.25層,在凹槽的兩個側(cè)邊形成了如圖5(b)所示的一維SiGe條帶結(jié)構(gòu),如AFM 線掃描所示(圖5(h)中紅線),SiGe 條帶的橫截面為梯形,頂部是平臺結(jié)構(gòu).繼續(xù)生長0.6 nm 的Ge 層并原位退火,在此SiGe 條帶上獲得了周期性有序的Ge 量子線(圖5(c)).這主要源于Ge 原子生長在SiGe 條帶上可以更好地釋放應(yīng)變能,同時,Ge 原子在SiGe 上的擴散勢壘低于在Si 上的擴散勢壘[122,123],這也有利于SiGe 條帶上一維線的形成.Ge 量子線的橫截面為三角形,兩個側(cè)面是穩(wěn)定的{105}晶面(如圖5(c)中的插圖所示),高度約為3.8 nm,底部寬度為38 nm,高度標(biāo)準(zhǔn)偏差僅為0.11 nm.橫截面方向的掃描透射電子顯微鏡(STEM)圖(圖5(d))和高分辨STEM圖(圖5(e))以及沿線方向的STEM 圖和高分辨STEM 圖(圖5(f)和5(g))顯示Ge 量子線中沒有缺陷,具有完美的晶體質(zhì)量.

圖5(a) 具有凹槽結(jié)構(gòu)的Si (001)圖形襯底的表面AFM 圖[42];(b)生長Si0.75Ge0.25 層后形成一維SiGe 條帶結(jié)構(gòu)的表面AFM 圖[42];(c) SiGe 條帶上形成Ge 量子線的表面AFM 圖,插圖為量子線的晶面分析圖,Ge 量子線的兩個側(cè)面均為{105}晶面[42];(d)和(e)分別為Ge 量子線的橫截面STEM 圖及放大的STEM 圖[42],插圖為Ge 量子線的橫截面全貌圖;(f)和(g)分別為Ge 量子線沿線方向的高分辨STEM 圖以及放大的STEM 圖[42];(h) Ge 量子線各個生長階段的AFM 線掃描圖[42]Fig.5.(a) AFM image of trench-patterned Si (001) substrate[42];(b) AFM image of SiGe mound after the growth of Si0.75Ge0.25 layer[42];(c) AFM image of Ge hut wire on Si0.75Ge0.25 mound after the Ge layer deposition with subsequently annealing,where inset image shows the {105} side faceted Ge hut wires[42];(d),(e) cross-sectional STEM image and magnified STEM image of a Ge hut wire,respectively[42],where inset is the overall view of a hut wire;(f),(g) STEM image and magnified STEM image along a Ge hut wire,respectively[42];(h) AFM line-scans showing the growth process of a Ge hut wire[42].

棚屋型Ge 量子線的位置、周期、長度和形狀完全依賴于凹槽的位置、周期、長度和形狀.通過控制凹槽的周期實現(xiàn)了如圖6(a)所示的緊鄰平行的Ge 量子線.通過控制凹槽長度獲得了長度為10 μm 的Ge 量子線(圖6(b)),原則上,Ge 量子線的長度可以任意長.此外,通過控制凹槽的形狀還實現(xiàn)了閉合結(jié)構(gòu)的口字形(圖6(c))以及L 形(圖6(d)) Ge 量子結(jié)構(gòu).凹槽的深度和側(cè)壁傾角對量子線的形成和位置也有重要影響[124],當(dāng)凹槽的深度較淺,例如深度為6 nm,寬度為60 nm 時,如果沉積低Ge 含量SiGe 層并原位退火處理,SiGe會優(yōu)先向凹槽內(nèi)部擴散,在槽內(nèi)形成有序的GeSi量子線[125](圖6(e)).槽內(nèi)GeSi 量子線同樣具有{105} 晶面,其橫截面為三角形,高度約為8 nm(圖6(h)),且同樣可以通過調(diào)節(jié)凹槽的周期和位置來控制量子線的周期和位置(圖6(f)和圖6(g)).槽內(nèi)GeSi 量子線中Ge 的含量僅30%左右,通過采用應(yīng)力誘導(dǎo)的多層生長方法,本課題組已經(jīng)成功實現(xiàn)了槽內(nèi)Ge 量子線的有序生長.

圖6(a)—(d) 在Si (001)襯底上凹槽邊緣生長的緊鄰平行排列的Ge 量子線、長度為10 μm 的Ge 量子線、口字形和L 形Ge 量子線的AFM 圖[42];(e)—(g) Si (001)襯底上凹槽內(nèi)部生長的Ge0.33Si0.67 量子線的表面AFM 圖,周期分別為1 μm,2 μm 及500 nm[125];(h)凹槽內(nèi)部生長的單根Ge0.33Si0.67 量子線的線掃描圖,GeSi 量子線的側(cè)壁傾角為11.3°,側(cè)壁為{105}晶面[125]Fig.6.(a)-(d) AFM images of closely spaced parallel Ge hut wires,Ge hut wires with length of 10 μm,square-shaped and L-shaped Ge hut wires at the edges of trenches on Si (001) substrate,respectively[42];(e)-(g) AFM images of Ge0.33Si0.67 hut wires inside the trenches on Si (001) substrate with a period of 1 μm,2 μm and 500 nm,respectively[125];(h) AFM line-scan of a Ge0.33Si0.67 hut wire inside the trench,which shows the {105} side facet with an inclination angle of 11.3°[125].

基于有序Ge 量子線的器件研究還處于起始階段,基于凹槽邊緣的棚屋型Ge 量子線制備了單量子點器件,觀察到了典型的庫侖阻塞現(xiàn)象,g因子最高可達(dá)3.91[42],同時觀測到了重空穴態(tài)的零場分裂現(xiàn)象[126],表明量子線具有強的自旋-軌道耦合相互作用,且可以利用電場對自旋-軌道耦合強度進(jìn)行調(diào)控.此外,實現(xiàn)了兩個緊鄰平行排列Ge 量子線(圖7(a))上單量子點間的電容耦合.器件示意圖如圖7(b)所示,圖7(c)為單量子點器件1 和2的總電流與門電壓VG1和VG2的關(guān)系圖,從圖中的交叉點處可以看出,當(dāng)1 個空穴隧穿過任意1 個器件時,另1 個器件的庫侖峰就會出現(xiàn)位移,表明兩個量子點之間出現(xiàn)了耦合.

圖7(a) 緊鄰平行排列的Ge 量子線AFM 圖;(b)雙量子點器件結(jié)構(gòu)示意圖[42];(c)總電流I1+I2 與VG1 以及VG2 的變化關(guān)系圖[42]Fig.7.(a) AFM image of the closely spaced parallel Ge hut wires;(b) schematic diagram of double quantum dot devices[42];(c) total current I1+I2 versus VG1 and VG2[42].

4 總結(jié)與展望

本綜述主要介紹了近年來在半導(dǎo)體量子計算材料領(lǐng)域發(fā)展迅速的硅鍺材料的制備方法、材料的基本性質(zhì)以及相應(yīng)量子器件的研究進(jìn)展.

位錯、應(yīng)力、原子占位、原子臺階、同位素純化程度和納米線結(jié)構(gòu)與成分的可控制備等都是影響量子比特性質(zhì)和集成的關(guān)鍵因素.未來量子計算芯片材料的研究主要目標(biāo)是實現(xiàn)晶圓級硅鍺量子材料原子尺度的可控制備,以推動硅基量子計算領(lǐng)域的發(fā)展.