裘天慧 夏曉娟 劉琦 關(guān)鈺

摘 要：為適應(yīng)第三代紅外探測器的需求， 提出一種大陣列低功耗的1 280×1 024紅外讀出電路設(shè)計(jì)方案。 在分析各模塊實(shí)現(xiàn)的基礎(chǔ)上， 重點(diǎn)設(shè)計(jì)了超大陣列像素單元的低功耗讀出實(shí)現(xiàn)和陣列工作時(shí)序， 提高了輸出緩沖器對外部系統(tǒng)的驅(qū)動(dòng)能力， 并實(shí)現(xiàn)了邊積分邊讀出以及多路輸出功能。 在溫度80 K、 時(shí)鐘頻率5 MHz的工作條件下， 對像素陣列窗口進(jìn)行了四路、 八路讀出仿真以及線性度仿真， 輸出幀頻可以達(dá)到60 Hz， 輸出擺幅為1.6～4.8 V， 最大功耗小于450 mW， 線性度為97.76%。

關(guān)鍵詞： 紅外焦平面; 讀出電路; DI結(jié)構(gòu); 互補(bǔ)并聯(lián)結(jié)構(gòu); 紅外探測器

中圖分類號： TJ765.3+33; TN215文獻(xiàn)標(biāo)識碼：??? A 文章編號： 1673-5048（2021）05-0114-05

0 引? 言

紅外成像技術(shù)是將物體的紅外輻射轉(zhuǎn)化為圖像的一種高新技術(shù)。 自19世紀(jì)紅外輻射概念提出， 不同形式的紅外成像技術(shù)經(jīng)過不斷的發(fā)展和改進(jìn)， 已經(jīng)在軍事軍備、 工業(yè)生產(chǎn)、 醫(yī)療衛(wèi)生等眾多領(lǐng)域得到了廣泛的應(yīng)用[1]。

紅外焦平面陣列（Infrared Focal Plane Arrays，? IRFPA）是一種先進(jìn)的紅外探測系統(tǒng)， 被廣泛應(yīng)用于紅外成像領(lǐng)域， 具有檢測并處理紅外輻射的功能， 其中讀出電路（Readout Integrated Circuit，? ROIC）是組成紅外焦平面陣列至關(guān)重要的部分[2-4]。 讀出電路負(fù)責(zé)為探測器陣列提供穩(wěn)定可靠的電壓偏置， 將輸入電流積分轉(zhuǎn)化為電壓信號， 并經(jīng)過放大和緩沖轉(zhuǎn)化為合適的輸出電壓供后續(xù)模塊使用。 除此之外， 讀出電路還會(huì)搭載數(shù)字控制模塊， 實(shí)現(xiàn)多種開窗以及時(shí)序控制功能， 因此， 讀出電路的性能決定了紅外焦平面陣列的成像質(zhì)量。

隨著微電子技術(shù)和集成電路加工工藝的進(jìn)步， 為進(jìn)一步提高紅外焦平面探測器的探測距離和識別能力， 研究者對第三代探測器提出了大于1K×1K的陣列規(guī)模要求[5]。 而隨著陣列的擴(kuò)大， 十幾萬個(gè)像素的同時(shí)積分造成功率增大以及幀頻的下降， 很多問題亟待解決[6]。 針對這些問題， 本文提出了一種1 280×1 024規(guī)模的紅外焦平面讀出電路， 重點(diǎn)設(shè)計(jì)了像素單元內(nèi)的電流放大電路， 不僅滿足了應(yīng)用環(huán)境對于紅外讀出電路分辨率的要求， 還降低了每個(gè)單元像素在積分讀出過程中消耗的功率。 此外， 還調(diào)節(jié)了陣列工作時(shí)序， 可邊積分邊讀出， 最多可實(shí)現(xiàn)八路同時(shí)輸出， 提高了讀出電路的讀出速度。

1 讀出電路架構(gòu)

本文使用臺積電0.35 μm標(biāo)準(zhǔn)CMOS工藝設(shè)計(jì)了1 280×1 024-25 μm 單色紅外讀出電路， 架構(gòu)如圖1所示， 分為模擬通路部分與數(shù)字時(shí)序控制電路部分。

模擬通路部分包含像素單元陣列、 列采樣緩沖電路以及輸出緩沖電路模塊。 輸入來自探測器的注入電流， 輸出連接至后續(xù)ADC系統(tǒng)。 三個(gè)模塊形成的模擬信號鏈路負(fù)責(zé)將探測器產(chǎn)生的光電流積分采樣、 放大保持、 轉(zhuǎn)化為相應(yīng)的電壓信號， 最終通過多路輸出傳輸?shù)胶蠹壪到y(tǒng)中，? 每個(gè)模塊的性能將直接影響讀出電路的信號質(zhì)量。

像素單元陣列首先接收探測器的光電流信號， 并通過積分轉(zhuǎn)化為電壓信號，? 直接影響光電流的轉(zhuǎn)換效率和功率以及最終的線性度。 為了提升大陣列讀出電路的幀頻， 像素單元可以分別控制積分電容與采樣電容的積分與放電， 通過數(shù)字模塊實(shí)現(xiàn)邊積分邊讀出的功能。 列采樣緩沖電路對來自像素單元陣列的電壓信號進(jìn)行增益放大、 噪聲抑制以及電平移位等進(jìn)一步處理。 電路中每列共享一條列采樣緩沖電路， 某一行選通之后， 該行像素單元的信號會(huì)同時(shí)采樣至對應(yīng)的列采樣電容， 然后控制列選信號將電壓依次讀出。 總輸出緩沖電路將列采樣緩沖電路處理后的信號經(jīng)由最多8個(gè)輸出端口傳輸至外部系統(tǒng)， 能夠驅(qū)動(dòng)較大的負(fù)載。 多路輸出時(shí)， 同時(shí)工作的輸出緩沖器越多， 讀出電路的幀頻越大， 功耗也會(huì)相應(yīng)增加。

偏置電路不直接處理模擬信號， 用于產(chǎn)生穩(wěn)定的偏置電流和偏置電壓， 為探測器陣列和各級緩沖電路提供合適的偏置條件。

數(shù)字時(shí)序控制電路包含串行控制寄存器組、 行控制電路以及列控制電路。 輸入來自串行數(shù)字信號DATA控制字， 默認(rèn)模式下對像素陣列進(jìn)行滿陣列讀出， 也可以通過調(diào)整控制字控制模擬通路的開關(guān)信號， 實(shí)現(xiàn)任意大小和位置開窗、 多路輸出、 功率調(diào)節(jié)、 電流調(diào)節(jié)等功能。

2 關(guān)鍵模塊設(shè)計(jì)原理

2.1 像素單元

像素單元陣列是紅外讀出電路的關(guān)鍵部分， 極大地影響讀出電路模擬信號的傳輸效果。 目前主要有3種像素單元注入結(jié)構(gòu)： 緩沖注入結(jié)構(gòu)（BDI）、 電容反饋跨阻放大器（CTIA）及直接注入結(jié)構(gòu)（DI）[7-8]， 如圖2所示。

在選擇像素單元結(jié)構(gòu)時(shí)， 需要考慮注入效率、 電荷處理量、 面積以及功耗等不同方面， 并且需要保證探測器兩端偏壓平衡， 確保探測器產(chǎn)生的電流能精確反映紅外輻射的大小。 探測器注入端VCOM由片外電源保持恒定， 因此輸入端電壓 Vx 也需要維持穩(wěn)定值。

圖2中， BDI與CTIA結(jié)構(gòu)均利用運(yùn)算放大器的虛短特性， 由另一側(cè)輸入端的偏置電壓 V b來保證 Vx 的穩(wěn)定， 結(jié)果較為精確。 但是放大器結(jié)構(gòu)會(huì)極大地增加像素單元的面積和功耗， 而DI結(jié)構(gòu)構(gòu)造簡單， 只需要控制采樣與

復(fù)位的晶體管即可實(shí)現(xiàn)電流積分的功能， 適用于對單位像素單元的面積與功耗要求較高的大陣列讀出電路。 DI結(jié)構(gòu)中由 Vb控制的注入管工作在亞閾值區(qū)， 相對于另外兩種結(jié)構(gòu)產(chǎn)生的電流較小， 進(jìn)一步降低功耗。 此時(shí)， 電壓 Vx 遵循MOS管亞閾值區(qū)的電流-電壓關(guān)系：

ID= I0 exp Vcs- V TH ηV T-exp V DS V T （1）

式中： ?I D為漏端電流; ?I0 為一個(gè)與MOS管相關(guān)的相對常量; ?VGS為柵源電壓; ?VTH為閾值電壓; ?η （>1）為一個(gè)非理想因子; ?V DS為漏源電壓; ?VT= kT/q ， ?k 為玻爾茲曼常數(shù)， T為溫度， q為電子電荷量。 由于亞閾值區(qū)探測器的電流-電壓呈指數(shù)關(guān)系， 當(dāng)探測器注入的電流較為恒定時(shí)， 注入管偏置電壓變化極小， 因此確定 V b之后， ?Vx 能夠保持穩(wěn)定。

DI結(jié)構(gòu)的注入效率：

ηDI= gm RD 1+gm R D（2）

由式（2）可知， 在高背景條件下， 由于輸出電阻較大， DI結(jié)構(gòu)能夠提供較高的注入效率。 綜合各方面考慮， 本文采用結(jié)構(gòu)簡單、 面積小、 功耗較低， 同時(shí)注入效率高的DI結(jié)構(gòu)作為像素單元結(jié)構(gòu)。

2.2 列級放大器電路

列級放大電路負(fù)責(zé)將像素單元陣列采樣積分后的電壓信號按照一定的順序讀取后， 進(jìn)行放大與移位處理， 再傳輸至后級的輸出緩沖器進(jìn)行輸出， 由處理電壓大小的電荷放大電路、 電平移位電路以及驅(qū)動(dòng)后級模塊的輸出緩沖電路組成。 在大陣列紅外焦平面讀出電路中， 由于連接了大量的像素輸入單元以及后續(xù)電路， 列輸入總線以及列輸出總線都有很大的寄生電容。 電荷放大電路前后分別連接電平移位電路與列輸出緩沖電路， 能夠有效隔絕放大器與輸入輸出總線， 減少寄生電容對信號建立時(shí)間的影響， 提升放大器速度并減少電路功耗。

為進(jìn)一步提高大陣列讀出電路的能量利用效率與幀率， 列輸出緩沖部分采用時(shí)序調(diào)整及總線分割的方法， 降低負(fù)載電容與電容功耗， 提高信號傳輸速度。

2.2.1 列輸出緩沖電路工作時(shí)序

列輸出緩沖電路位于結(jié)構(gòu)末端， 需要驅(qū)動(dòng)整個(gè)總線， 若要在讀出期間時(shí)刻保持1 280個(gè)輸出緩沖器單元處于工作狀態(tài)， 會(huì)消耗極大的功耗。 因此， 芯片中設(shè)計(jì)了相應(yīng)的時(shí)序， 采用動(dòng)態(tài)選擇的工作方式， 僅在選擇到當(dāng)前列時(shí)開啟相應(yīng)的列輸出緩沖電路， 可以大大降低整個(gè)放大電路的功耗。

列輸出緩沖器的電路如圖3所示。 M1～M6構(gòu)成主體放大器， 其中由M5和M6管構(gòu)成雙尾電流源結(jié)構(gòu)， COL_C1和COL_C2為偏置電壓， 控制電流源大小。 不同工作狀態(tài)下的尾電流情況如圖4所示， ?I DS5和 I DS6分別表示流過M5和M6晶體管的電流。 M5管一直保持工作狀態(tài)， 提供較小的基本工作電流， 電流值約為7.7 μA; M6管由列選擇信號 LESL（i）進(jìn)行控制。 當(dāng)列選信號有效時(shí)， 右側(cè)電路打開使M6 導(dǎo)通， 經(jīng)過M6的尾電流可以達(dá)到900 μA。 兩個(gè)尾電流管提供的大偏置電流使緩沖器具有較大的驅(qū)動(dòng)能力， 能夠驅(qū)動(dòng)電容負(fù)載較大的列輸出總線， 但是也面臨放大器功耗過高的問題。

列輸出緩沖器的工作時(shí)序如圖5所示， 其中CLK為時(shí)鐘信號， LSEL（i）為第i列的列選信號。 列選信號有效時(shí)間為一個(gè)時(shí)鐘周期， 前半個(gè)時(shí)鐘周期開啟M6進(jìn)入大電流模式， 從而在列輸出總線上建立信號， 并且在列選信號有效的后半個(gè)時(shí)鐘周期輸出。 由此可以保證每半個(gè)時(shí)鐘周期僅有2個(gè)列輸出緩沖器的選擇信號選通， 大幅降低了電路的功耗。

2.2.2 列輸出總線分割設(shè)計(jì)

為解決大陣列讀出電路中列輸出總線寄生電容過大的問題， 通過總線分割對輸出電路進(jìn)行分組， 可以減少緩沖器的負(fù)載， 從而有效降低輸出時(shí)的功耗。 列輸出總線上的總寄生電容 C bp可以表示為

C bp=1 280（ C dp+ C dn）+1 280 WLC metal+23 W B LB Cox （3）

式中： ?C dp和 C dn分別為傳輸門中PMOS和NMOS的漏電容、 列選通開關(guān)的寄生電容; 第二項(xiàng)為金屬互聯(lián)線的寄生電容， ?C metal為金屬互聯(lián)線的單位面積電容; 最后一項(xiàng)表示輸出端MOS管的柵電容。 由此可得輸出總線的信號建立時(shí)間為

T setup= Cbp V swing I SS+ τ ln1ε（4）

式中： 等號右邊第一項(xiàng)為大信號建立時(shí)間， ?Vswing為最大電壓擺幅， ?ISS為由尾電流源提供的偏置電流; 第二項(xiàng)為小信號建立時(shí)間， ?τ 為時(shí)間常數(shù)， ε為增益誤差精度。 由式（3）～（4）可以看出， 大陣列會(huì)造成開關(guān)和傳輸線寄生電容的增加， 因此， 可以通過總線分割減少緩沖器負(fù)載， 從而縮短信號建立時(shí)間， 保證輸出電壓的穩(wěn)定性。

總線分割的示意圖如圖6所示， 將列級放大電路的輸出端依次連接至分割后的總線， 每組總線僅帶載160個(gè)CMOS傳輸門開關(guān)和160條金屬互聯(lián)線， 可以大幅減少式（3）中的前兩項(xiàng)寄生電容， 有效解決了電路負(fù)載電容過大的問題。

2.3 輸出緩沖電路

輸出緩沖電路將前端模擬通路處理后的電壓信號直接輸出至芯片外部， 因此， 需要保證輸出電壓的穩(wěn)定性， 并使電壓輸出范圍與后續(xù)系統(tǒng)匹配。 為了使輸出緩沖電路具有更大的輸出擺幅和驅(qū)動(dòng)帶載能力， 模塊中采用了放大器互補(bǔ)并聯(lián)的結(jié)構(gòu)， 替代原有的傳統(tǒng)緩沖器結(jié)構(gòu)。

輸出緩沖器的電路結(jié)構(gòu)如圖7所示， 該結(jié)構(gòu)含有以NMOS和PMOS為輸入對管的傳統(tǒng)運(yùn)算放大器， 將其并聯(lián)得到互補(bǔ)并聯(lián)的運(yùn)算放大器結(jié)構(gòu)， 此結(jié)構(gòu)的輸出電壓范圍為

V 0D9≤ V OUT≤ V DD- V 0D2（5）

式中： ?V OD i 為MOS管 Mi 的過驅(qū)動(dòng)電壓; ?V DD為電源電壓。 傳統(tǒng)運(yùn)算放大器結(jié)構(gòu)由于要滿足尾電流源MOS管的偏置電壓要求， 輸出擺幅受到較大限制， 通過采用這種互補(bǔ)結(jié)構(gòu)則可以使輸出電壓具有接近軌到軌的擺幅。

為了增強(qiáng)輸出驅(qū)動(dòng)能力， 放大器兩側(cè)MOS管運(yùn)用了非對稱設(shè)計(jì)， 輸出側(cè)MOS管的寬長比要大于輸入側(cè)MOS管的寬長比， 從而使輸出側(cè)MOS管獲得更大的偏置電流， 具有更強(qiáng)的輸出負(fù)載能力。 晶體管寬長比關(guān)系如式（6）所示， ?αi 為MOS管 Mi 的寬長比。

α1α2=α7α6=K1， α3α4=α9α8=K2 （K1， K2>1）

（6）

3 電路仿真結(jié)果

在溫度80 K、 時(shí)鐘頻率5 MHz的工作條件下， 采用邊積分邊讀出模式， 對16×32大小的像素陣列窗口進(jìn)行了四路、 八路讀出以及線性度仿真。

3.1 多路輸出仿真

在邊積分邊讀出模式下對像素陣列進(jìn)行仿真， 得到的主要時(shí)序控制信號與四路、 八路輸出信號的仿真結(jié)果如圖8～9所示。

圖中， CLK為時(shí)鐘信號， OUTA～OUTH為8個(gè)輸出端口， 輸出端口每半個(gè)CLK讀出一列。 由圖中波形可以看出， 四路輸出條件下， 在標(biāo)志一幀讀出開始的幀同步信號有效之后， 經(jīng)過3次行同步信號的緩沖， OUTA～OUTD開始同時(shí)輸出對應(yīng)列電壓， 每一行的讀出寬度為4個(gè)CLK， 一共讀出32列。 在八路輸出條件下， 同樣在行同步信號到來后輸出該行對應(yīng)列的電壓信號， 每一行的讀出寬度為2個(gè)CLK， 一共讀出32列。 經(jīng)過驗(yàn)證， 兩種模式下都可以正常實(shí)現(xiàn)多路輸出功能。

3.2 線性度仿真

線性度仿真選擇像素陣列的測試行， 將0～3.1 nA的電流按照0.1 nA的間隔注入該行的32列像素單元， 并記錄對應(yīng)的輸出電壓。 不同注入電流與其對應(yīng)輸出電壓值如表1所示。 根據(jù)計(jì)算可知非線性度為2.24%， 線性度為97.76%。

列級與總輸出緩沖模塊中， 電壓信號通過柵漏短接的輸出晶體管傳輸至后端， 因此隨著探測器注入電流的增加， 緩沖模塊的輸出電壓以及 V DS相應(yīng)增大， 工作在飽和區(qū)的晶體管的輸出阻抗 rO也會(huì)隨之增大[9]。 不同電壓下輸出阻抗的變化會(huì)導(dǎo)致放大器增益的變化， 引入了一定的非線性特性。

4 結(jié)? 論

為適應(yīng)第三代紅外焦平面讀出電路的要求， 本文吸收和繼承了劉琦等人設(shè)計(jì)的640×512紅外焦平面陣列讀出電路的技術(shù)特點(diǎn)， 設(shè)計(jì)了1 280×1 024規(guī)模的大陣列讀出電路。 在像素單元中使用了DI結(jié)構(gòu)， 并通過控制列輸出部分的時(shí)序以及總線分割， 降低電路工作時(shí)的功耗。 電路具備邊積分邊讀出以及先積分后讀出兩種工作時(shí)序， 支持像素陣列任意位置的開窗。 經(jīng)過驗(yàn)證， 可以實(shí)現(xiàn)四路/八路同時(shí)輸出， 并具備較大的輸出范圍和較高的線性度。 讀出電路的主要性能參數(shù)如表2所示。

在實(shí)現(xiàn)大陣列讀出電路的同時(shí)， 還需要保證電路能夠適應(yīng)多波段讀出的探測器， 應(yīng)用于更復(fù)雜的紅外探測環(huán)境。 因此， 下一步研究將致力于解決大陣列像素單元下同時(shí)處理兩個(gè)波段紅外輻射的問題， 實(shí)現(xiàn)雙色讀出的功能。

參考文獻(xiàn)：

[1] 劉琦， 夏曉娟， 徐申， 等. 640×512-25 μm多功能紅外讀出電路設(shè)計(jì)[J]. 航空兵器， 2019， 26（2）： 90-95.

Liu Qi，? Xia Xiaojuan，? Xu Shen，? et al. Design of? 640×512-25 μm Multi-Function Infrared Readout Circuit[J]. Aero Weaponry，? 2019， 26（2）：? 90-95. （in Chinese）

[2] Scribner D A，? Kruer M R，? Killiany J M. Infrared Focal Plane Array Technology[C]∥Proceedings of the IEEE，? 1991，? 79（1）：? 66-85.

[3] Hsieh C-C，? Wu C-Y，? Jih F-W，? et al. Focal-Plane-Arrays and CMOS Readout Techniques of Infrared Imaging Systems[J]. IEEE Transactions on Circuits and Systems for Video Technology， 1997，? 7（4）：? 594-605.

[4] Belmonte P N A，? Monteiro D W L. A Readout Integrated Circuit for Sensitive Infrared Photo Detection Operating in Intense Backgrounds [J]. Sensors and Actuators A：? Physical，? 2020，? 304： 1-11.

[5] 白丕績， 姚立斌. 第三代紅外焦平面探測器讀出電路[J]. 紅外技術(shù)， 2015， 37（2）： 89-96

Bai Piji，? Yao Libin. Read Out Integrated Circuit for Third-Generation Infrared Focal Plane Detector[J]. Infrared Technology，? 2015， 37（2）：? 89-96. （in Chinese）

[6] 陳伯良. 紅外焦平面成像器件發(fā)展現(xiàn)狀[J]. 紅外與激光工程， 2005， 34（1）： 1-7.

Chen Boliang. Development State of IRFPA Imaging Device[J]. Infrared and Laser Engineering，? 2005，? 34（1）： 1-7. （in Chinese）

[7] 李辛毅. 紅外焦平面陣列讀出信號處理電路設(shè)計(jì)關(guān)鍵技術(shù)研究[D]. 天津：? 天津大學(xué)， 2010.

Li Xinyi. Study on Key Techniques for Infrared Focal Plane Array Readout Signals Process Circuits Design[D]. Tianjin：? Tianjin University，? 2010. （in Chinese）

[8] Song P Y，? Ye Z H，? Hu W D，? et al. Injection Efficiency of DI and CTIA Readout Integrated Circuit[C]∥International Conference on Numerical Simulation of Optoelectronic Devices （NUSOD），? 2015：? 81-82.

[9] 畢查德·拉扎維.模擬CMOS集成電路設(shè)計(jì)[M].陳貴燦， 程軍， 張瑞智， 譯.西安： 西安交通大學(xué)出版社， 2003： 481-483.

Razavi B. Design of Analog CMOS Integrated Circuits[M].? Translated by Chen Guican，? Cheng Jun，? Zhang Ruizhi. Xian：? Xian Jiaotong University Press，? 2003：? 481-483. （in Chinese）

Design of 1 280×1 024 DI Multi-Functional IRFPA Readout Circuit

Qiu Tianhui1， Xia Xiaojuan2， Liu Qi1*， Guan Yu3

（1. Southeast University， Nanjing 210096， China;

2.? Nanjing University of Posts and Telecommunications， Nanjing 210023， China;

3.? Infrared Detector Technology Key Laboratory of Aeronautical Science and Technology， Luoyang 471009， China）

Abstract： To meet the needs of the third generation infrared detector，? a design of 1 280×1 024 pixel infrared readout circuit with large array and low power consumption is proposed.? Based on the analysis of each module，? low-power readout and working sequence of super array pixel unit are mainly designed，? which improves the driving ability of the output buffer to the external system，? and the integration while reading and multi-channel output functions? are realized. Under the working conditions of temperature of 80 K and clock frequency of 5 MHz，? 4-way and 8-way readout and linearity simulations of pixel array window are performed. The? output frame rate could reach 60 Hz，? the output voltage swing is 1.6～4.8 V，? the maximum power consumption is less than 450 mW，? and the linearity is 97.76%.

Key words：?? IRFPA; readout circuit; DI structure; complementary parallel structure; infrared detector