黃寅,孟永鵬,黃彥欽,王亞杰,高新宇,成永紅

(1.西安交通大學(xué)電力設(shè)備電氣絕緣國(guó)家重點(diǎn)實(shí)驗(yàn)室,710049,西安;2.西安電子工程研究所,710100,西安)

隨著科學(xué)技術(shù)的不斷進(jìn)步,電子設(shè)備在不斷小型化和集成化的同時(shí),也增加了其對(duì)電磁干擾的敏感性和易損性,使得電磁威脅變得越來(lái)越突出[1-2]。由于強(qiáng)電磁脈沖不斷實(shí)現(xiàn)超大功率化和超寬帶化,迫使各國(guó)積極開(kāi)展電子設(shè)備在強(qiáng)電磁脈沖環(huán)境下的適應(yīng)性及其防護(hù)加固技術(shù)的研究[3]。對(duì)于電磁脈沖環(huán)境及其工程防護(hù)技術(shù)的研究,以及各種電磁脈沖防護(hù)措施防護(hù)效果的檢驗(yàn)與評(píng)定,均離不開(kāi)電磁脈沖模擬試驗(yàn)[4-5]。電磁脈沖模擬環(huán)境一般通過(guò)模擬系統(tǒng)產(chǎn)生,該系統(tǒng)主要由脈沖源、天線和測(cè)試系統(tǒng)組成[6]。模擬系統(tǒng)所能提供的模擬環(huán)境取決于脈沖源與天線的設(shè)計(jì),其中脈沖源是電磁脈沖模擬器中提供電磁能量的核心裝置,其性能指標(biāo)將直接決定著電磁脈沖模擬環(huán)境的參數(shù)指標(biāo)。

實(shí)際上,真實(shí)的電磁脈沖環(huán)境是非常復(fù)雜的,單脈沖并不能模擬真實(shí)的電磁脈沖環(huán)境,高重復(fù)頻率的脈沖比單脈沖更接近于真實(shí)情況中的電磁脈沖環(huán)境,故重復(fù)頻率參數(shù)也逐漸納入到模擬試驗(yàn)環(huán)境的標(biāo)準(zhǔn)中[7-8]。在工業(yè)應(yīng)用方面,大功率和高能量已不是單純追求的目標(biāo),相比之下更重要的是脈沖波形和重復(fù)頻率[9-10]。圍繞設(shè)計(jì)并研發(fā)具有快前沿、窄脈寬(半高寬,本文中脈寬均代表波形半高寬度)或高重復(fù)頻率參數(shù)特性的脈沖電源,國(guó)內(nèi)外學(xué)者開(kāi)展了一系列的研究。國(guó)內(nèi)方旭等人研制了一套前沿700 ps、幅值2 kV、工作頻率200 kHz的脈沖源,可連續(xù)工作3 min[11];賴雨辰等采用漂移階躍恢復(fù)二極管(DSRD)器件與脈沖變壓器研制了一套納秒級(jí)前沿、幅值可調(diào)、工作頻率400 kHz的固態(tài)脈沖源[12];國(guó)際上,Grekhov采用快速離化二級(jí)管開(kāi)關(guān)(FID)技術(shù)研制了一套可產(chǎn)生10 kV、前沿80 ps、重復(fù)頻率100 kHz的GIN-10型脈沖電壓源[13];Merensky等研制一套幅值2.2 kV、在脈沖串模式下工作頻率僅為1 MHz的固態(tài)脈沖源[14]。近年來(lái),這些研究成果雖然憑借不斷提升的幅值、重復(fù)頻率以及更快的前沿和更窄的脈寬豐富了高功率電磁環(huán)境模擬與效應(yīng)的研究,但隨著電磁脈沖技術(shù)研究逐漸向兆赫茲以上的工作領(lǐng)域拓展,對(duì)于具備更寬頻譜的納秒快前沿窄脈寬,且重復(fù)頻率達(dá)兆赫茲以上水平的脈沖電源的研究在國(guó)內(nèi)仍鮮有報(bào)道,有關(guān)工作還需要進(jìn)行更加深入的研究。

DSRD是一種新型的半導(dǎo)體固態(tài)開(kāi)關(guān),它具有開(kāi)斷速度快、功率密度大、重復(fù)頻率高等優(yōu)點(diǎn),被認(rèn)為是脈沖功率發(fā)生器的理想固態(tài)開(kāi)關(guān)[15-16]。針對(duì)脈沖源的納秒快前沿與3 MHz高重頻參數(shù),本文利用正反向泵浦電流原理設(shè)計(jì)了基于DSRD開(kāi)關(guān)的脈沖仿真電路,采用雙回路驅(qū)動(dòng)方式的脈沖發(fā)生電路,與單回路驅(qū)動(dòng)方式相比降低了儲(chǔ)能電感的電流,提升了儲(chǔ)能電感的充放電效率,優(yōu)化了DSRD正反泵浦的工作條件,從而提高了脈沖發(fā)生電路的工作頻率;建立了DSRD等效仿真模型,計(jì)算了脈沖發(fā)生電路的主要元件參數(shù),并分析了輸入電壓、導(dǎo)通時(shí)間、負(fù)載電阻及DSRD寄生電容等對(duì)輸出脈沖特性的影響規(guī)律,最終應(yīng)用新型雙回路驅(qū)動(dòng)DSRD器件研制了一臺(tái)納秒快前沿高重頻脈沖源,產(chǎn)生前沿小于2 ns、幅值1 kV、工作頻率達(dá)3 MHz的重復(fù)頻率脈沖。本文為開(kāi)展與電磁脈沖相關(guān)的各種效能以及損傷規(guī)律提供了基礎(chǔ)設(shè)備,同時(shí)也為等離子體化學(xué)應(yīng)用及材料表面改性等工業(yè)應(yīng)用提供了相應(yīng)的技術(shù)支持。

1 脈沖源電路設(shè)計(jì)

1.1 DSRD工作原理

相較于普通二極管,DSRD本征部分的摻雜水平更低,從而能夠?qū)崿F(xiàn)漂移恢復(fù)。DSRD的典型結(jié)構(gòu)如圖1所示[17]。其一般由一個(gè)或多個(gè)P+-N-N+結(jié)構(gòu)組成,在實(shí)際器件制造過(guò)程中,一般采用多個(gè)DSRD串聯(lián)堆疊而成。在脈沖發(fā)生電路中,由于DSRD空間電荷載流子的產(chǎn)生與消失是其工作特性的關(guān)鍵,因此一般采用反向泵浦電流將載流子強(qiáng)制復(fù)合,從而實(shí)現(xiàn)器件的快速關(guān)斷。

圖1 DSRD典型結(jié)構(gòu)示意圖[17]Fig.1 Schematic diagram of typical DSRD structure[17]

輸出脈沖波形的前沿與重復(fù)頻率主要由所采用的DSRD器件的技術(shù)參數(shù)與脈沖發(fā)生電路的結(jié)構(gòu)決定,目前國(guó)內(nèi)外已應(yīng)用的DSRD器件的主要技術(shù)參數(shù)如表1所示[18-20]。

表1 DSRD主要技術(shù)參數(shù)Table 1 Main technical parameters of DSRD

1.2 雙回路驅(qū)動(dòng)DSRD脈沖發(fā)生電路設(shè)計(jì)

設(shè)計(jì)的雙回路驅(qū)動(dòng)DSRD脈沖發(fā)生主電路如圖2所示,其中V1、V2為輸入直流源,V3為開(kāi)關(guān)管Q1與Q1-1的觸發(fā)源。電阻R2為直流源V2的隔離電阻,在產(chǎn)生高壓脈沖時(shí),使高壓降在電阻上以保證V2電壓的恒定。

圖2 脈沖發(fā)生電路Fig.2 Pulse generating circuit

雙回路電路的工作原理如下:當(dāng)初始時(shí)間t=0 s時(shí),開(kāi)關(guān)管均為關(guān)斷狀態(tài),回路中沒(méi)有電流流動(dòng),電容C2與C2-1被直流源V1、V2充電至偏置電壓ΔV(ΔV=V1-V2),之后開(kāi)關(guān)管Q1與Q1-1在V3的觸發(fā)信號(hào)下導(dǎo)通,直流源V1通過(guò)開(kāi)關(guān)管回路對(duì)前級(jí)儲(chǔ)能電感L1與L1-1分別充電,同時(shí)Q1、Q1-1,C2、C2-1,L2、L2-1分別與DSRD構(gòu)成兩組振蕩放電回路,DSRD在正向泵浦電流的作用下導(dǎo)通,經(jīng)過(guò)開(kāi)關(guān)管導(dǎo)通時(shí)間ΔT后,開(kāi)關(guān)管Q1與Q1-1關(guān)斷,此時(shí)DSRD在正向儲(chǔ)存電荷的作用下仍然維持導(dǎo)通,V1通過(guò)L1、L1-1,C2、C2-1,L2、L2-1,DSRD回路對(duì)后級(jí)電感L2與L2-1進(jìn)行反向充電,并對(duì)DSRD進(jìn)行反向泵浦,反向電流不斷消耗著先前泵入P+-N-N+結(jié)中的儲(chǔ)存電荷,當(dāng)結(jié)中的正向電荷被消耗完時(shí),DSRD將在納秒級(jí)的時(shí)間內(nèi)關(guān)斷,使得流經(jīng)電感L2與L2-1的電流切換通路通過(guò)隔直電容C3向負(fù)載R1放電,從而形成前沿為納秒級(jí)的快前沿脈沖。

放電回路中L2、L2-1與R1的參數(shù)將直接影響脈沖的后延時(shí)間,從而改變脈沖波形的脈寬;而直流源V1、V2的差值[21],開(kāi)關(guān)管的導(dǎo)通時(shí)間ΔT將影響電感的充電電流與充電時(shí)間,L1與L1-1的充電電流增加或充電時(shí)間增大,都將使得DSRD正向?qū)〞r(shí)所產(chǎn)生的載流子增多,反向泵浦時(shí)間將延長(zhǎng);電感L2與L2-1的電流越大,在負(fù)載上產(chǎn)生的脈沖電壓峰值越高,反之,負(fù)載上產(chǎn)生的電壓將降低。

當(dāng)采用雙回路驅(qū)動(dòng)脈沖產(chǎn)生電路時(shí),由于兩回路為并聯(lián)方式,因此實(shí)際對(duì)負(fù)載R1放電回路中的電感L0=(L2L2-1)/(L2+L2-1),即在產(chǎn)生同樣參數(shù)的脈沖波形時(shí),每條支路電感的取值約為單回路驅(qū)動(dòng)時(shí)的1倍,而其峰值電流僅為單回路的1/2,電感中存儲(chǔ)的能量為

(1)

式中:I1為開(kāi)關(guān)管關(guān)斷時(shí)的電流。根據(jù)式(1)可知,雙回路驅(qū)動(dòng)時(shí)每條支路中儲(chǔ)能電感最大能量?jī)H為單回路的一半;當(dāng)脈沖產(chǎn)生電路為雙回路驅(qū)動(dòng)時(shí),可提升每條支路儲(chǔ)能電感的充放電效率,使快前沿脈沖源能夠在更高的觸發(fā)頻率下穩(wěn)定工作。

1.3 DSRD等效模型

由于每層P+-N-N+結(jié)存在電容效應(yīng),而電容的大小將直接影響到脈沖的前沿時(shí)間,此外DSRD器件在工作時(shí)也會(huì)產(chǎn)生相應(yīng)的熱損耗,如正向、反向熱損耗、恢復(fù)損耗等,造成器件的發(fā)熱升溫。在仿真過(guò)程中,采用單一的二極管等效模型無(wú)法模擬出實(shí)際DSRD的工作情況。本文建立的等效模型采用IN4007二極管等效DSRD的P-N結(jié)構(gòu),通過(guò)4級(jí)串聯(lián)來(lái)等效P-N結(jié)的多層堆疊,使用并聯(lián)電容來(lái)等效P-N結(jié)所產(chǎn)生的電容效應(yīng),此外由于DSRD耐壓值等參數(shù)的不同,其實(shí)際寄生電容的大小一般在2～30 pF,可根據(jù)實(shí)際需求修改模型參數(shù),同時(shí)用電阻等效實(shí)際的熱阻及相應(yīng)損耗,阻值取1～3 Ω,建立的等效DSRD仿真模型如圖3所示。

圖3 DSRD等效仿真模型Fig.3 Equivalent simulation model of DSRD

納秒快前沿高重復(fù)頻率脈沖源設(shè)計(jì)中使用的DSRD器件如圖4所示。器件耐壓值為4 kV,經(jīng)測(cè)試其導(dǎo)通電阻R約為1 Ω,寄生電容C約為20 pF,開(kāi)斷時(shí)間tR<2 ns。在建立該器件的等效模型時(shí),采用器件實(shí)際參數(shù)進(jìn)行仿真設(shè)計(jì)。

圖4 DSRD器件Fig.4 DSRD device

2 脈沖源主回路參數(shù)設(shè)計(jì)

以輸入V1為100 V、負(fù)載電阻R1為50 Ω產(chǎn)生脈寬8 ns、幅值1 kV、重復(fù)頻率3 MHz的重頻快前沿脈沖為輸出目標(biāo),進(jìn)行脈沖產(chǎn)生電路中主要元件參數(shù)的計(jì)算。

首先對(duì)電感L2與L2-1進(jìn)行計(jì)算,使放電回路的時(shí)間常數(shù)滿足脈沖波形脈寬的要求。以圖2左半部分的單回路為例,當(dāng)L2對(duì)R1放電時(shí),L1中儲(chǔ)存的能量已全部轉(zhuǎn)移到L2中,此時(shí)流經(jīng)L1的電流IL1約為0.19 A,相對(duì)于IL2較小,因此可只考慮L2對(duì)放電回路的影響。

(2)

式中:L0=(L2L2-1)/(L2+L2-1),即L0為L(zhǎng)2和L2-1的并聯(lián)值;IR為負(fù)載R1上的實(shí)時(shí)電流;I0為負(fù)載上產(chǎn)生的峰值電流。由于DSRD等效仿真模型在實(shí)際仿真過(guò)程中關(guān)斷時(shí)間為2 ns左右,即當(dāng)負(fù)載上實(shí)時(shí)電流下降到峰值電流一半的時(shí)間為6 ns時(shí),整個(gè)脈沖波形的脈寬時(shí)間約為8 ns,故可令I(lǐng)/IR=2,由式(2)可得

(3)

將t=6 ns、R1=5 Ω代入式(3)可得L0=432.8 nH?？紤]實(shí)際仿真前沿時(shí)間等因素,可取電感L0為450 nH,即L2=L2-1=900 nH。在正反向電流泵浦過(guò)程中,電感L2與L2-1的能量均來(lái)自于L1與L1-1,加之回路中的熱損耗,L1、L1-1的取值將略大于L2、L2-1,為了將前級(jí)電感中能量完全轉(zhuǎn)移至后級(jí),可取L1=L1-1=1 000 nH。因負(fù)載上電壓幅值為1 kV,可知I=20 A,故L1、L1-1在開(kāi)關(guān)管關(guān)斷時(shí)的電流I1應(yīng)為1 A。在開(kāi)關(guān)管導(dǎo)通時(shí),直流源V1穩(wěn)壓電容C1,開(kāi)關(guān)管Q1、Q1-1與電感L1、L1-1構(gòu)成兩路二階過(guò)阻尼振蕩電路,仿真電路中使用Rs等效開(kāi)關(guān)管的導(dǎo)通電阻,則L1、L1-1的充電電流可表示為

(4)

其中

(5)

(6)

將V1=100 V、L1=1 000 nH、Rs=0.1 Ω、C1=1 μF、I1=10 A代入式(4)得t=93.6 ns,故可取開(kāi)關(guān)管導(dǎo)通時(shí)間ΔT為95 ns。采用計(jì)算得到的元器件參數(shù)搭建脈沖源主回路的PSpice仿真模型,脈沖源以輸入?yún)?shù)V1=100 V、V2=60 V、ΔT=95 ns進(jìn)行仿真。圖5～7分別為實(shí)際仿真時(shí)負(fù)載上產(chǎn)生的快前沿脈沖波形,儲(chǔ)能電感與DSRD的電流波形,以及負(fù)載上的重復(fù)頻率脈沖串?？梢钥吹?輸出脈沖前沿為1.46 ns,脈寬為8.8 ns,幅值1 025 V,重復(fù)頻率3 MHz,各項(xiàng)參數(shù)滿足預(yù)期輸出指標(biāo)。

圖5 負(fù)載上產(chǎn)生的快前沿脈沖Fig.5 Fast rise time pulse generated on the load

圖6 儲(chǔ)能電感與DSRD的電流波形Fig.6 Current waveform of energy storage inductor and DSRD

圖7 負(fù)載上產(chǎn)生的重頻脈沖串Fig.7 Repetitive pulse train generated on the load

值得注意的是,當(dāng)要求產(chǎn)生脈沖后沿時(shí)間較長(zhǎng)且幅值較高時(shí),會(huì)出現(xiàn)實(shí)際輸出脈沖幅值低于理論計(jì)算值的情況。這是由于當(dāng)前級(jí)電感將開(kāi)關(guān)管導(dǎo)通時(shí)間內(nèi)所儲(chǔ)存能量完全傳遞至后級(jí)電感時(shí),后級(jí)電感中的電流將達(dá)到最大值,但由于反向泵浦電流持續(xù)時(shí)間不足以將二極管中所積累的正向電荷消耗完全,二極管尚未關(guān)斷,根據(jù)式(7),可認(rèn)為DSRD中所產(chǎn)生的電荷數(shù)量為流過(guò)電流對(duì)時(shí)間的積分。也就是說(shuō),當(dāng)正向泵浦電流與坐標(biāo)軸包圍的面積與反向泵浦電流的大小相等時(shí),DSRD中積累的電荷全部被消耗完,二極管關(guān)斷,如圖8所示。電荷數(shù)量的計(jì)算公式為

圖8 儲(chǔ)能電感與DSRD的電流波形Fig.8 Current waveform of energy storage inductor and DSRD

(7)

從圖8可以看出,當(dāng)后級(jí)電感電流達(dá)到最大值時(shí)(圖中A點(diǎn)),由于DSRD未關(guān)斷,后級(jí)電感將對(duì)前級(jí)電感進(jìn)行反向充電;當(dāng)二極管積累電荷消耗完全時(shí)(圖中B點(diǎn)),回路電流切換通路,對(duì)負(fù)載進(jìn)行放電,但由于電流下降,脈沖峰值無(wú)法達(dá)到預(yù)期輸出指標(biāo)。

因此在計(jì)算后延時(shí)間較長(zhǎng)、幅值較高的脈沖電路參數(shù)時(shí),應(yīng)將ΔT適當(dāng)增大,提高后級(jí)電感的電流幅值,使得DSRD關(guān)斷時(shí),后級(jí)電感的電流大小為實(shí)際需求的電流值,從而得到滿足幅值要求的快前沿脈沖波形。

根據(jù)仿真計(jì)算得到的脈沖源發(fā)生電路主要元件輸入?yún)?shù)如表2所示。

表2 脈沖電路相關(guān)參數(shù)Table 2 Related parameters of pulse circuit

3 脈沖源輸出特性影響因素分析

3.1 開(kāi)關(guān)管導(dǎo)通時(shí)間對(duì)脈沖輸出特性的影響

開(kāi)關(guān)管Q1、Q1-1的導(dǎo)通時(shí)間將決定前級(jí)電感的充電時(shí)間,即決定脈沖發(fā)生回路中的電流峰值,從而改變快前沿脈沖的輸出特性。圖9所示為脈沖電路輸出幅值、前沿及脈寬隨開(kāi)關(guān)管的導(dǎo)通時(shí)間ΔT的變化?？梢钥闯?隨著導(dǎo)通時(shí)間的延長(zhǎng),輸出脈沖的幅值近似呈現(xiàn)線性增長(zhǎng),未出現(xiàn)后級(jí)電感反向充電造成幅值下降的現(xiàn)象。脈沖前沿基本保持不變,而脈寬將隨著回路中充電電流的增大略微下降。在設(shè)計(jì)脈沖輸出電路元件參數(shù)時(shí),應(yīng)考慮充電電流對(duì)脈沖后沿的影響,此外在要求脈沖輸出幅值較高時(shí),應(yīng)考慮DSRD正向積累電荷消耗的問(wèn)題,并根據(jù)實(shí)際情況調(diào)整開(kāi)關(guān)管的導(dǎo)通時(shí)間,從而滿足對(duì)快前沿脈沖參數(shù)的需求。

圖9 ΔT對(duì)脈沖輸出特性的影響Fig.9 The influence of ΔT on pulse output characteristics

3.2 輸入電壓對(duì)脈沖輸出特性的影響

當(dāng)脈沖電路輸入直流電壓V1增大時(shí),電容C2、C2-1兩端電壓差ΔV將增大,使得開(kāi)關(guān)管導(dǎo)通時(shí)前級(jí)儲(chǔ)能電感的充電電流上升速度更快。脈沖電路各項(xiàng)輸出特性隨直流輸入電壓V1的變化如圖10所示。

圖10 V1對(duì)脈沖輸出特性的影響Fig.10 The influence of V1 on pulse output characteristics

從圖10可以看出,當(dāng)輸入直流電壓小于125 V時(shí),輸出脈沖的幅值呈現(xiàn)線性增長(zhǎng),而在直流電壓較大時(shí),電壓幅值的增加不再符合線性增長(zhǎng),說(shuō)明脈沖發(fā)生電路中出現(xiàn)了DSRD正向積累電荷過(guò)多的現(xiàn)象,導(dǎo)致幅值略微下降。與開(kāi)關(guān)管導(dǎo)通時(shí)間對(duì)輸出特性的影響類似,直流輸入電壓的改變對(duì)脈沖前沿的影響較小,而當(dāng)回路中電流峰值增大時(shí),同樣出現(xiàn)了脈寬減小的現(xiàn)象。

3.3 負(fù)載電阻對(duì)脈沖輸出特性的影響

由式(2)(3)可知:輸出負(fù)載R1的變化將直接影響輸出脈沖的幅值與脈寬。當(dāng)輸出負(fù)載變化時(shí),脈沖電路各項(xiàng)輸出特性的變化如圖11所示。

圖11 R1對(duì)脈沖輸出特性的影響Fig.11 The influence of R1 on pulse output characteristics

從圖11可以看到,隨著輸出負(fù)載的增大,脈寬的減小速度逐漸緩慢并趨于穩(wěn)定,而負(fù)載變化對(duì)脈沖前沿?zé)o明顯影響,此外負(fù)載的線性增加并不能使電壓幅值線性增加,負(fù)載的增大將影響脈沖發(fā)生回路的電流峰值,使脈沖幅值上升趨勢(shì)變緩。

3.4 DSRD寄生電容對(duì)脈沖輸出特性的影響

DSRD器件的技術(shù)參數(shù)將直接決定脈沖波形的前沿與脈寬等特性,通過(guò)調(diào)整DSRD等效仿真模型中寄生電容的取值,得到脈沖電路各項(xiàng)輸出特性的變化如圖12所示?？梢钥闯?當(dāng)寄生電容增大時(shí),輸出脈沖的前沿明顯延長(zhǎng),前沿的變化同樣會(huì)引起波形脈寬的略微增加。此外當(dāng)寄生電容減小時(shí),在DSRD關(guān)斷時(shí)流過(guò)其的電流減小,放電回路電流增大,將使得輸出電壓幅值增大。因此,在進(jìn)行DSRD器件篩選時(shí),應(yīng)根據(jù)具體脈沖前沿要求選取寄生電容合適的器件。

圖12 DSRD寄生電容對(duì)脈沖輸出特性的影響Fig.12 The influence of DSRD parasitic capacitance on pulse output characteristics

3.5 開(kāi)關(guān)管觸發(fā)同步性對(duì)脈沖輸出特性的影響

對(duì)于雙回路驅(qū)動(dòng)的脈沖發(fā)生電路,兩個(gè)開(kāi)關(guān)管觸發(fā)同步性將影響兩條儲(chǔ)能回路中電感儲(chǔ)存的能量。如圖13所示,當(dāng)兩個(gè)開(kāi)關(guān)管的觸發(fā)時(shí)間差值|T1-T2|<10 ns時(shí),所產(chǎn)生的快前沿脈沖無(wú)明顯的區(qū)別,能夠滿足相應(yīng)的參數(shù)要求,而當(dāng)觸發(fā)時(shí)間差大于15 ns時(shí),將對(duì)輸出脈沖的電壓幅值與脈寬產(chǎn)生較大的影響,電壓幅值將急劇下降,造成波形畸變或失真。因此在實(shí)際脈沖源的設(shè)計(jì)中應(yīng)當(dāng)采取相應(yīng)的同步觸發(fā)措施,保證兩個(gè)開(kāi)關(guān)管的觸發(fā)時(shí)間差小于10 ns,保證輸出波形的各項(xiàng)參數(shù)符合要求。

圖13 觸發(fā)時(shí)間差對(duì)脈沖輸出特性的影響Fig.13 The influence of trigger time difference on pulse output characteristics

4 脈沖源的設(shè)計(jì)與實(shí)現(xiàn)

4.1 脈沖源設(shè)計(jì)

根據(jù)仿真分析結(jié)果,在脈沖源實(shí)際研制過(guò)程中,首先根據(jù)輸出參數(shù)需求對(duì)其中的DSRD開(kāi)關(guān)器件及儲(chǔ)能電感分別進(jìn)行篩選和設(shè)計(jì),從而確定脈沖波形的前沿和工作頻率。輸出脈沖波形的幅值與脈寬可通過(guò)調(diào)節(jié)直流輸入電壓、開(kāi)關(guān)管觸發(fā)時(shí)間及輸出負(fù)載來(lái)進(jìn)行調(diào)整。

本文設(shè)計(jì)的快前沿脈沖源整體結(jié)構(gòu)如圖14所示,控制核心采用快速低功耗FPGA(EP3C5E144I7 N)作為核心控制器,驅(qū)動(dòng)電路中采用的金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(MOSFET)為IXYS公司的DE475-102N21A,其最大漏源擊穿電壓VDSS=1 000 V,開(kāi)通和關(guān)斷時(shí)間分別約為5、8 ns[22]。驅(qū)動(dòng)電路部分采用高速電壓比較器將觸發(fā)信號(hào)前沿進(jìn)一步縮短并將信號(hào)幅值升高至5 V,保證了兩個(gè)MOS管的同步觸發(fā),并可通過(guò)上位機(jī)設(shè)置輸出脈沖的幅值、頻率、工作模式等各項(xiàng)參數(shù)對(duì)電源的輸出進(jìn)行控制。

圖14 快前沿脈沖源整體結(jié)構(gòu)框架Fig.14 The overall structure frame of the fast rise time pulse source

圖15為設(shè)計(jì)得到的脈沖源電路,整體結(jié)構(gòu)按照低壓與高壓分區(qū)布置,低壓分區(qū)包含電平轉(zhuǎn)換部分、控制電路部分,高壓分區(qū)包含雙路并聯(lián)脈沖形成的主回路,布局為軸對(duì)稱結(jié)構(gòu)設(shè)計(jì),滿足并聯(lián)工作同步性要求,并降低了各功率器件的熱功耗。負(fù)載采用特征阻抗為5 Ω的同軸負(fù)載,以便能較為理想地反映脈沖源的各項(xiàng)輸出特性,驗(yàn)證所設(shè)計(jì)的雙回路驅(qū)動(dòng)DSRD脈沖發(fā)生電路的可行性,在其他應(yīng)用場(chǎng)景下,需考慮不同負(fù)載類型對(duì)脈沖波形參數(shù)的影響。

圖15 脈沖源電路Fig.15 Pulse source circuit

4.2 實(shí)測(cè)波形

對(duì)研制出的納秒快前沿高重復(fù)頻率脈沖源進(jìn)行了測(cè)試,在設(shè)定輸入直流電壓100 V、重復(fù)頻率3 MHz條件下,負(fù)載上所產(chǎn)生的快前沿單個(gè)脈沖和重頻脈沖波形分別如圖16和圖17所示,可以看到實(shí)測(cè)波形前沿(1%～90%)為1.87 ns,脈寬8.3 ns,重復(fù)頻率3.02 MHz,首個(gè)脈沖幅值達(dá)156 V。相較于仿真波形,實(shí)測(cè)波形前沿略微增加,脈寬略微減小,這是因?yàn)榈刃SRD的仿真模型采用的是理想二極管,在導(dǎo)通時(shí)可瞬時(shí)導(dǎo)通,而實(shí)際的DSRD在關(guān)斷過(guò)程中具有一定關(guān)斷時(shí)間。此外受制作工藝以及電路中安裝方式的影響,器件寄生電容會(huì)增加,使得波形前沿較仿真結(jié)果更長(zhǎng)。而實(shí)際電路中電感非理想元件,將有一定的電阻,根據(jù)式(2)和(3)可知,這將使得回路的時(shí)間常數(shù)增大,負(fù)載上的放電時(shí)間變短,脈寬減小,圖11的仿真結(jié)果也表明了脈寬隨回路電阻增大而減小。

圖16 單個(gè)快前沿脈沖波形Fig.16 Single fast rise time pulse waveform

在圖17中,單個(gè)脈沖幅值將隨著脈沖數(shù)量的增加略微下降,這是由于脈沖源在高重頻的工作環(huán)境下,各器件上將產(chǎn)生一定的熱損耗,釋放在負(fù)載上的能量將略微下降。脈沖幅值從1 056 V下降到1 010 V,下降率4.6%,最小脈沖幅值大于1 kV,滿足預(yù)期的輸出指標(biāo)。脈沖波形比較理想,工作穩(wěn)定,能夠滿足相關(guān)的實(shí)驗(yàn)需求。

圖17 高重頻快前沿脈沖Fig.17 High repetition frequency and fast rise time pulse

5 結(jié) 論

本文利用正反向泵浦電流原理設(shè)計(jì)了雙回路驅(qū)動(dòng)快速開(kāi)關(guān)的快前沿重復(fù)頻率脈沖電路。該電路提升了儲(chǔ)能電感的充放電效率,優(yōu)化了DSRD的正反泵浦條件,使其重復(fù)工作頻率可達(dá)3 MHz。建立了DSRD等效模型,并計(jì)算了脈沖產(chǎn)生電路的主要元件參數(shù),仿真分析了脈沖發(fā)生電路中不同參數(shù)對(duì)脈沖前沿、脈寬、幅值等輸出特性的影響規(guī)律。研究表明DSRD器件參數(shù)直接影響脈沖的前沿與脈寬,輸入電壓與導(dǎo)通時(shí)間主要影響脈沖的電壓幅值,而負(fù)載電阻的變化會(huì)影響脈沖的幅值與脈寬。

基于仿真設(shè)計(jì)參數(shù),應(yīng)用新型半導(dǎo)體固態(tài)開(kāi)關(guān)DSRD研制出一臺(tái)納秒快前沿高重頻脈沖源,可輸出前沿1.87 ns、脈寬8.3 ns、幅值1 kV、工作頻率可達(dá)3 MHz的重復(fù)頻率脈沖,為電磁防護(hù)、等離子體化學(xué)應(yīng)用及材料表面改性等工業(yè)應(yīng)用相關(guān)研究提供了實(shí)驗(yàn)手段和技術(shù)支持。