侯宇琦，王萍，王議鋒，陳博

（天津大學(xué)智能電網(wǎng)教育部重點(diǎn)實(shí)驗(yàn)室，天津 300072）

目前，能源和環(huán)境問題的日益嚴(yán)重，可再生能源和分布式儲(chǔ)能系統(tǒng)的發(fā)展受到廣泛關(guān)注[1-2]。隨著電力電子技術(shù)的飛速發(fā)展，分布式儲(chǔ)能系統(tǒng)迫切需要高效率、高功率密度的充放電控制器。使得變換器具有轉(zhuǎn)換效率高、體積小、重量輕、節(jié)省空間且使用靈活等優(yōu)點(diǎn)，以適用于各種應(yīng)用需要，實(shí)現(xiàn)更高的經(jīng)濟(jì)價(jià)值[3-4]。

為了實(shí)現(xiàn)高功率密度，必須提高變換器的開關(guān)頻率來(lái)降低無(wú)源元件的體積。然而，較高的工作頻率同時(shí)也造成了開關(guān)損耗、磁性元件損耗的增加，最終導(dǎo)致變換器工作效率降低。更嚴(yán)重的是，寄生參數(shù)的影響在高頻條件下將變得尤為顯著。這些都會(huì)制約變換器的性能。如何實(shí)現(xiàn)變換器的高頻、高效率及高功率密度，已成為學(xué)者們研究的熱點(diǎn)。目前，研究者們主要從三個(gè)方面來(lái)解決這一問題：新型寬禁帶器件的應(yīng)用、磁集成技術(shù)的研究以及諧振拓?fù)涞母倪M(jìn)。

近年來(lái)，隨著半導(dǎo)體功率器件的快速發(fā)展，傳統(tǒng)硅器件的潛力已經(jīng)得到了充分開發(fā)。碳化硅（SiC）和氮化鎵（GaN）等新型寬禁帶器件憑借著優(yōu)良的材料特性，已逐步取代傳統(tǒng)硅器件被應(yīng)用于一些特定場(chǎng)合。特別是在高頻條件下，GaN器件憑借其低導(dǎo)通阻抗和極短的響應(yīng)時(shí)間而備受關(guān)注[5-10]。一些學(xué)者關(guān)注于GaN的特性以及驅(qū)動(dòng)器設(shè)計(jì)。文獻(xiàn)[6-8]基于MHz等級(jí)頻率場(chǎng)景，建立了GaN FET的結(jié)構(gòu)以及損耗模型。同時(shí)，部分學(xué)者針對(duì)GaN器件的實(shí)際應(yīng)用進(jìn)行探索。文獻(xiàn)[9]將GaN器件應(yīng)用于1～5 MHz反激變換器，獲得了理想的工作特性，最高效率可達(dá)98%。文獻(xiàn)[10]結(jié)合GaN器件提出了Non-inverting Buck-Boost變換器，在10 MHz工作頻率情況下，獲得了94.4%的工作效率和6.25 W/cm3的功率密度。GaN在高頻條件下具有廣闊的應(yīng)用前景。然而，由于其器件固有特性，會(huì)導(dǎo)致較大的開通損耗。因此，應(yīng)用GaN器件，迫切需要零電壓開關(guān)（zero voltage switching，ZVS）特性的實(shí)現(xiàn)。同時(shí)，在高頻情況下，磁性元件的損耗會(huì)相應(yīng)增加，漏感等寄生參數(shù)也會(huì)對(duì)變換器的性能產(chǎn)生不良影響。為了解決這些問題，平面磁性元件和磁集成技術(shù)在高頻環(huán)境中得到了廣泛應(yīng)用[6，9，11-12]。學(xué)者通常采用優(yōu)化磁性元件布局和繞組布線方式來(lái)改善磁性元件性能，并使損耗最小化。此外，通過這些方法，可以顯著抑制寄生參數(shù)對(duì)變換器造成的不利影響。

在此基礎(chǔ)之上，拓?fù)浣Y(jié)構(gòu)的選擇對(duì)變換器的設(shè)計(jì)至關(guān)重要。諧振拓?fù)淇梢詫?shí)現(xiàn)較好的軟開關(guān)特性，使功率器件開關(guān)損耗顯著降低，改善變換器效率[6，13-22]。因此，串聯(lián)諧振（series resonant circuit，SRC）、并 聯(lián)諧振（parallel resonant circuit，PRC）、LLC諧振和其他一些諧振拓?fù)浔粡V泛應(yīng)用于各種場(chǎng)合[13-17]。其中LLC諧振拓?fù)湓诟哳l下仍表現(xiàn)出優(yōu)異性能，引起了眾多學(xué)者的關(guān)注。文獻(xiàn)[16]研制了一臺(tái)高功率密度、高工作效率的1 MHz LLC諧振變換器，并驗(yàn)證了高頻條件下變換器仍然可以實(shí)現(xiàn)ZVS和ZCS。然而，LLC諧振拓?fù)湓陔p向功率變換的應(yīng)用場(chǎng)景下存在一些局限性[18]。一方面，它的反向電壓增益有限，不適用于能量存儲(chǔ)系統(tǒng)。另一方面，高增益特性與高效率之間存在著難以調(diào)和的矛盾。針對(duì)這些問題，在LLC諧振拓?fù)浠A(chǔ)上，文獻(xiàn)[18-20]提出了許多改進(jìn)型拓?fù)?，諸如CLLC，CLTC和CLLLC結(jié)構(gòu)，均得到了良好的效果。但是目前大多在低頻下開展研究，對(duì)于高頻下雙向諧振變換器的研究仍需進(jìn)一步展開。

本文采用GaN器件和磁集成技術(shù)，設(shè)計(jì)出適用于1 MHz工作場(chǎng)景下，具有高效率、寬電壓調(diào)節(jié)范圍的雙向諧振變換器。為了同時(shí)實(shí)現(xiàn)高增益特性和高效率的雙向功率轉(zhuǎn)換，本文利用CLLC拓?fù)渚哂腥?fù)載范圍內(nèi)軟開關(guān)特性以及低關(guān)斷損耗的同時(shí)，可以實(shí)現(xiàn)功率的雙向流動(dòng)且正反向工作過程對(duì)稱的良好變換特性，以此作為理論基礎(chǔ)進(jìn)行拓?fù)涓倪M(jìn)。變壓器組采用高壓側(cè)串聯(lián)、低壓側(cè)并聯(lián)的連接方式，在變換器低壓側(cè)三路并聯(lián)，以減少通過開關(guān)管的電流，降低導(dǎo)通損耗達(dá)到提高變換器效率的目的。同時(shí)，為了進(jìn)一步提升功率密度，拓?fù)洳捎梅菍?duì)稱半橋結(jié)構(gòu)以縮小變換器體積。在磁性元件設(shè)計(jì)上，通過采用磁集成和平面磁件的方法，以PCB繞組代替?zhèn)鹘y(tǒng)的線圈，抑制寄生參數(shù)對(duì)變換器造成的不利影響，提高變換器的功率密度。同時(shí)，借此也可以保持變壓器較高的一致性，便于制作。

本文的主要內(nèi)容如下：第1節(jié)詳細(xì)介紹了變換器的拓?fù)浣Y(jié)構(gòu)和工作原理；第2節(jié)對(duì)變換器的工作特性和參數(shù)設(shè)計(jì)方法進(jìn)行了分析研究；第3節(jié)闡述了平面磁集成方法和布線改進(jìn)策略；第4節(jié)對(duì)變換器進(jìn)行了實(shí)驗(yàn)驗(yàn)證，給出實(shí)驗(yàn)結(jié)果。

1 拓?fù)浣Y(jié)構(gòu)與工作原理

1.1 拓?fù)浣Y(jié)構(gòu)

該拓?fù)浣Y(jié)構(gòu)由三部分組成，包括高壓側(cè)（high voltage side，HVS）半橋、低壓側(cè)（low voltage side，LVS）半橋和CLLC諧振腔，如圖1中3個(gè)虛線框（從左至右順序）所示。此外，采用多支路并聯(lián)的方法來(lái)減小低壓側(cè)開關(guān)管的電流應(yīng)力并提高工作效率。這里，選取支路數(shù)x的值為3。

圖1 Multi-CLLC的拓?fù)浣Y(jié)構(gòu)Fig.1 The structure of multi-CLLC

1.2 模態(tài)分析

當(dāng)變換器工作在降壓模式時(shí)，與傳統(tǒng)單路CLLC拓?fù)湎囝愃疲鶕?jù)開關(guān)頻率fs與主諧振頻率fr_m的關(guān)系，變換器可以工作在連續(xù)模式（continue conduction mode，CCM）和斷續(xù)模式（discontinuous conduction mode，DCM）。主要波形如圖2所示。從圖2波形上來(lái)看，在半個(gè)周期內(nèi)DCM有四個(gè)不同的工作模態(tài)，而CCM則為三個(gè)。

圖2 Multi-CLLC的降壓模式下工作波形Fig.2 Waveforms of multi-CLLC in step-down mode

t0—t1：t0時(shí)刻，關(guān)斷開關(guān)管 S2，此時(shí)，所有開關(guān)管都處在關(guān)斷狀態(tài)，即進(jìn)入死區(qū)時(shí)間，等效電路如圖3a所示。諧振電感電流ir開始給開關(guān)管的寄生電容Cs2充電，給Cs1放電。合理設(shè)計(jì)死區(qū)時(shí)間，使寄生電容充放電的時(shí)間小于死區(qū)時(shí)間，來(lái)保證實(shí)現(xiàn)開關(guān)管的軟開關(guān)；

t1—t2：t1時(shí)刻，開關(guān)管輸出電容充放電完成，諧振電感電流ir通過開關(guān)管的寄生二極管DS1續(xù)流，直到t2時(shí)刻S1開通，此時(shí)開通電壓為零，實(shí)現(xiàn)零電壓開關(guān)（ZVS），等效電路如圖3b所示；

t2—t3：t2時(shí)刻，開關(guān)管S1導(dǎo)通，等效電路如圖3c所示，功率通過諧振腔從高壓側(cè)傳輸?shù)降蛪簜?cè)。此時(shí)諧振腔由 Lr，Cr，Lmx和 Crx構(gòu)成。諧振電流ir呈現(xiàn)正弦波；

t3—t4：等效電路如圖3d所示，當(dāng)ir等于勵(lì)磁電流ilm1時(shí)，ir被勵(lì)磁電流ilm1鉗位，低壓側(cè)沒有電流流過，Lr，Cr和Lmx構(gòu)成新的諧振腔。因此 S1持續(xù)導(dǎo)通，但沒有功率傳輸?shù)降蛪簜?cè)。值得注意的是，最后階段僅存在于DCM模式中。

圖3 Multi-CLLC的降壓模式等效電路模型Fig.3 The equivalent mode of multi-CLLC in step-down mode

對(duì)于升壓模式，其工作過程與降壓模式類似。在此不再贅述。

2 拓?fù)浣Ｅc參數(shù)設(shè)計(jì)

目前，文獻(xiàn)[19，21-23]已經(jīng)提出了一些關(guān)于CLLC拓?fù)浞€(wěn)態(tài)特性的參數(shù)設(shè)計(jì)和優(yōu)化的方法。但是，上述分析方法多針對(duì)單路輸出的拓?fù)浣Y(jié)構(gòu)。因此，這里需要專門建立Multi-CLLC的通用數(shù)學(xué)模型。

與傳統(tǒng)的CLLC拓?fù)浣Y(jié)構(gòu)類似，為了簡(jiǎn)化計(jì)算過程，我們采用基波近似（fundamental harmonic approximation，F(xiàn)HA）法進(jìn)行分析，并給出了相應(yīng)的等效模型，如圖4所示[24]。

圖4 Multi-CLLC的FHA等效模型Fig.4 The FHA equivalent mode of multi-CLLC

2.1 諧振頻率分析

根據(jù)第一節(jié)的分析，在降壓模式中有兩個(gè)不同的諧振腔情況。當(dāng)有功率傳輸時(shí)，諧振腔由Lr，Cr和Cx（x指1～n）組成，如圖4所示?；诨鶢柣舴蚨桑藭r(shí)的輸入和輸出電壓可以表示為

其中

式中：UH，UL分別為高壓側(cè)和低壓側(cè)的電壓；ix為低壓側(cè)支路中電流；Cx，Lmx和Nx分別為x支路的諧振電容、勵(lì)磁電感和變壓器匝數(shù)比；Lr，Cr分別為高壓側(cè)的諧振電感和電容；Req為輸出交流等效電阻；fs為開關(guān)頻率。

所有支路都采用相同的元件參數(shù)可以簡(jiǎn)化變換器設(shè)計(jì)，并避免不同支路之間的環(huán)流。此外，雖然隨著支路數(shù)的增加，低壓側(cè)開關(guān)管的電流應(yīng)力得到緩解，效率得到提高，但同時(shí)開關(guān)管的數(shù)量和成本也相應(yīng)提高。因此，為了兼顧成本、效率和電流應(yīng)力，低壓側(cè)最終采用三路并聯(lián)的結(jié)構(gòu)。

由式（1）可得：

假設(shè)等效電阻Req為0，當(dāng)開關(guān)頻率fs等于主諧振頻率fr_m時(shí)，輸入阻抗應(yīng)該為0。基于該理論和式（2），得到fr_m：

當(dāng)變換器沒有功率傳輸?shù)降蛪簜?cè)時(shí)，諧振腔由Lr，Cr和Lmx構(gòu)成。此時(shí)的諧振頻率作為第二諧振頻率f2_d，表示為

對(duì)于升壓模式采用同樣的分析方法，其主諧振頻率與式（3）相同。它的第二諧振頻率f2_u為

2.2 電壓增益特性

根據(jù)應(yīng)用條件，需要考慮變換器的電壓等級(jí)和輸出電壓范圍。分析電壓增益特性對(duì)參數(shù)設(shè)計(jì)具有重要的作用。

在輸入和輸出電壓表達(dá)式的基礎(chǔ)上，降壓模式的電壓增益Md表示為

其中

式中：Re（Md），Im（Md）分別代表Md的實(shí)部和虛部；A，B，C為中間變量；Req為高壓側(cè)的交流等效電阻。通過此分析方法，可以得到升壓模式下的電壓增益。

隨著電流方向的改變，輸入和輸出電壓可改寫為下式：升壓模式的電壓增益Mu為

其中，中間變量A′，B′和C′表示為

結(jié)合式（6），式（7），式（9）和式（10），可得到Multi-CLLC不同負(fù)載下雙向運(yùn)行的電壓增益曲線，如圖5所示。

圖5 Multi-CLLC不同負(fù)載下雙向運(yùn)行增益曲線Fig.5 The bidirectional operating voltage gain curves of the multi-CLLC under different loads

將電壓增益和頻率歸一化，虛線的區(qū)域表示變換器的工作區(qū)間。如圖5所示，由于采用FHA法忽略了高次諧波的影響，計(jì)算精度隨著fs偏離fr_m而降低。但在工作區(qū)間內(nèi)，其精度滿足設(shè)計(jì)要求。結(jié)果表明，變換器具有在較窄頻率范圍內(nèi)實(shí)現(xiàn)寬范圍電壓調(diào)節(jié)的能力。

2.3 阻抗角

阻抗角是保證ZVS實(shí)現(xiàn)的關(guān)鍵因素。特別是在高頻情況下，開關(guān)損耗將導(dǎo)致工作效率急劇下降。

另外，對(duì)于GaN FET而言，與關(guān)斷損耗相比，開通損耗對(duì)效率的影響更為嚴(yán)重，沒有實(shí)現(xiàn)零電壓開通會(huì)導(dǎo)致極大的開通損耗。ZVS的實(shí)現(xiàn)是保證變換器高效率的關(guān)鍵。對(duì)于諧振型變換器，工作在感性區(qū)間有利于實(shí)現(xiàn)ZVS。

通過阻抗角的計(jì)算可以確保變換器工作在感性區(qū)間。但是，過大的阻抗角將會(huì)導(dǎo)致兩個(gè)問題：1）關(guān)斷電流增大，導(dǎo)致開關(guān)管在峰值電流關(guān)斷；2）開通電流增大，同步整流驅(qū)動(dòng)延時(shí)將導(dǎo)致額外的損耗。

通過對(duì)應(yīng)的輸入電壓和輸入電流可以得到兩種模式下的阻抗角（φd，φu），表示為

GaN FET具有較差的第三象限工作特性，同步整流開關(guān)管應(yīng)用時(shí)，驅(qū)動(dòng)延時(shí)將導(dǎo)致變換器效率急劇下降，甚至特性發(fā)生改變。因此，阻抗角φd，φu應(yīng)該大于0，以保證變換器在感性區(qū)間內(nèi)工作，同時(shí)還要接近于0，才能保證變換器效率。

2.4 參數(shù)設(shè)計(jì)

本文所提拓?fù)渲饕獞?yīng)用于分布式儲(chǔ)能充放電控制，因此，高壓側(cè)（母線側(cè)）額定電壓為400 V，低壓側(cè)（電池側(cè)）輸出電壓設(shè)定為18～24 V，主諧振頻率設(shè)定在1 MHz左右，對(duì)應(yīng)開關(guān)頻率調(diào)節(jié)范圍0.6 ～1.2 MHz。

根據(jù)上述分析和計(jì)算公式，變換器參數(shù)設(shè)計(jì)依據(jù)和約束條件如下：1）GaN開關(guān)特性和低壓側(cè)電流確定并聯(lián)支路數(shù)x；2）輸入和輸出電壓確定變壓器的匝數(shù)比N；3）ZVS和死區(qū)時(shí)間確定勵(lì)磁電感Lm的選擇范圍；4）變換器的增益特性確定諧振電感Lr的選擇范圍；5）根據(jù)諧振頻率fr確定諧振電容C1和C2的選擇范圍。

在 Matlab 中建立 Md，Mu，φd，φu和 fr的數(shù)學(xué)模型，給出邊界條件，篩選結(jié)果。具體設(shè)計(jì)流程如圖6所示。

圖6 Multi-CLLC參數(shù)設(shè)計(jì)流程圖Fig.6 The flow chart of multi-CLLC parameter design

結(jié)合器件制造工藝和成本要求，各主要諧振參數(shù)的選擇范圍限定如表1所示。

表1 參數(shù)取值范圍Tab.1 List of components′parameters

結(jié)合PSIM仿真和效率計(jì)算，以變換器效率最高為目的進(jìn)行進(jìn)一步優(yōu)化。最后，獲得參數(shù)設(shè)計(jì)結(jié)果如表下：諧振電感Lr=4.7 μH，諧振電容Cr=7 nF，諧振電容Cn（n=1，2，3）=950 nF，勵(lì)磁電感Lmn=9 μH，變壓器Tn匝比Nn=6∶1。

3 磁集成設(shè)計(jì)

隨著低壓側(cè)并聯(lián)支路數(shù)的增加，電路中將引入多個(gè)變壓器，不利于變換器功率密度及效率的提升。此外，在1 MHz高頻情況下，漏感等寄生參數(shù)的影響顯著，變壓器參數(shù)一致性難以保證，從而導(dǎo)致變換器性能下降。采用平面磁集成技術(shù)可以解決以上問題，可以提高功率密度，改善變壓器的一致性，磁集成變壓器3D仿真模型如圖7所示。

圖7 磁集成變壓器3D仿真模型Fig.7 3D simulation model of magnetically integrated transformer

鐵心和鐵心窗口區(qū)域的橫截面積Ae和Aw分別表示為

式中：uin_min為變壓器給定電壓的最小值；ip_max，io分別為原邊和副邊繞組電流的最大值，jp，jo分別為對(duì)應(yīng)的電流密度；kw為窗口填充系數(shù)；Bm為在fs處的最大磁密度。

根據(jù)變換器的額定工作頻率，最終選擇3F4鐵心材料。同時(shí)，結(jié)合式（12）、式（13）和3D建模仿真結(jié)果，確定了鐵心型號(hào)（E32-620）。

本文采用PCB繞組三明治繞法進(jìn)一步降低漏感影響。高壓側(cè)繞組布置在上、下兩層，低壓側(cè)繞組置于中間層，同時(shí)，為了避免氣隙分布不均導(dǎo)致三個(gè)變壓器漏感問題，采用了F型不對(duì)稱磁芯結(jié)構(gòu)，一定程度上保證三個(gè)變壓器勵(lì)磁與漏感參數(shù)的一致性，變壓器繞組及磁芯如圖8所示。

圖8 PCB繞線模型Fig.8 The PCB winding wiring model

如圖8所示，高壓側(cè)繞組采用不等寬線法。將線圈的等效串聯(lián)阻抗最小化，減少變壓器的繞組損耗。導(dǎo)線電阻可以通過下式來(lái)確定：

式中：dn為線圈Rn的寬度。

由式（14）可知，繞組的等效電阻Req_w主要與導(dǎo)體有效截面積scross、導(dǎo)體長(zhǎng)度l和導(dǎo)體電阻率ρ有關(guān)。一般來(lái)說(shuō)，采用銅作為PCB的布線材料，所以繞組的優(yōu)化只需考慮長(zhǎng)度l和有效截面積scross這兩個(gè)因素。對(duì)于厚度h，由于高頻時(shí)繞線電流具有明顯的趨膚效應(yīng)。在1 MHz情況下，導(dǎo)線厚度超過70 μm對(duì)有效截面積的影響趨于飽和；同時(shí)，增加厚度也會(huì)給工藝制造帶來(lái)難度，導(dǎo)致制造成本增加。因此，綜合考慮制作成本、難度和效率，選擇70 μm的導(dǎo)線厚度。另一方面，繞組的寬度既受鐵心窗口區(qū)域面積的限制，又受最大電流的限制。繞組的總電阻分別由R1，R2和R3表示：

式中：a，b和Aw_b分別為磁芯相應(yīng)的封裝尺寸。

保證d1在給定的最小寬度與Aw_b/3之間，對(duì)Req_w求導(dǎo)。根據(jù)此d1處的最小等效電阻Req_w可以得到d2和d3的值。然后重新選擇d1并重復(fù)上述步驟，完成Req_w的優(yōu)化。

與傳統(tǒng)等線寬方法進(jìn)行比較，該布線方法有效改善了損耗，參數(shù)選擇范圍如表2所示。

表2 參數(shù)選擇范圍Tab.2 Parameter selection range

于低壓側(cè)繞組，采用多層并聯(lián)方式來(lái)避免大電流引起的變壓器過熱。整體布線如圖9所示。

圖9 變壓器布線原理Fig.9 Winding layout of transformer

4 實(shí)驗(yàn)驗(yàn)證

為了驗(yàn)證拓?fù)涞男阅芘c理論分析的正確性，本文搭建了一臺(tái)額定功率400 W的樣機(jī)，如圖10所示。其功率密度達(dá)到53 W/in3，并對(duì)樣機(jī)進(jìn)行了對(duì)應(yīng)的實(shí)驗(yàn)驗(yàn)證。

圖10 Multi-CLLC實(shí)驗(yàn)樣機(jī)Fig.10 Multi-CLLC prototype

4.1 降壓實(shí)驗(yàn)

降壓模式的實(shí)驗(yàn)波形如圖11所示。其中，圖11a為開關(guān)頻率為1 MHz的工作波形，圖11b為700 kHz的工作波形。圖11中，US1_G為S1的驅(qū)動(dòng)電壓，US1，US4x分別為開關(guān)管 S1和S4x的漏源電壓；ir定義為諧振電流。400 V直流電壓源作為高壓側(cè)輸入。

圖11 Multi-CLLC降壓模式實(shí)驗(yàn)結(jié)果Fig.11 The multi-CLLC experimental results of step-down mode

從圖11可知，在1 MHz的工作頻率下，Multi-CLLC變換器工作在CCM模式，此時(shí)輸出電壓為20 V；在700 kHz情況下，變換器工作在DCM模式輸出電壓為22 V。這些實(shí)驗(yàn)結(jié)果證明了理論計(jì)算的準(zhǔn)確性。同時(shí)，虛線中的波形顯示，兩種情況均實(shí)現(xiàn)了ZVS，這也與理論分析的結(jié)果一致。同時(shí)根據(jù)1 MHz情況下，低壓側(cè)變壓器副邊三路電流波形圖12可知，輸出側(cè)三路電流i1，i2和i3近似實(shí)現(xiàn)均分，額定頻率下每支路電流約為6 A。同時(shí)根據(jù)電流過零點(diǎn)與電壓驅(qū)動(dòng)的波形可以證明變換器低壓側(cè)開關(guān)管實(shí)現(xiàn)了ZCS。

圖12 額定頻率下支路電流曲線Fig.12 Branch current curves at rated frequency

上述實(shí)驗(yàn)結(jié)果表明，在降壓模式下，變換器在標(biāo)準(zhǔn)化頻率0.65～1.3的范圍內(nèi)調(diào)節(jié)可以實(shí)現(xiàn)0.9～1.2的標(biāo)準(zhǔn)化電壓增益變化，驗(yàn)證了變換器的增益特性。

對(duì)應(yīng)的實(shí)驗(yàn)效率曲線和理論計(jì)算效率的結(jié)果如圖13所示。其中計(jì)算與實(shí)際實(shí)驗(yàn)的結(jié)果存在差異，這主要是由于實(shí)驗(yàn)中存在的一些震蕩和部分被忽略的寄生參數(shù)所導(dǎo)致的。額定工作頻率下變換器效率為92%，主要是由于100℃時(shí)低壓側(cè)GaN FETs導(dǎo)通電阻為30 mΩ，阻值較大，影響了變換器工作效率，其次副邊三路并聯(lián)電路的同步整流信號(hào)共用，導(dǎo)致無(wú)法獨(dú)立微調(diào)各路的同步整流驅(qū)動(dòng)死區(qū)，也產(chǎn)生了一部分附加損耗。

圖13 Multi-CLLC降壓模式效率曲線Fig.13 The multi-CLLC efficiency curves of step-down mode

4.2 升壓實(shí)驗(yàn)

升壓模式的實(shí)驗(yàn)結(jié)果如圖14所示。與降壓模式類似，1 MHz時(shí)Multi-CLLC變換器工作在CCM模式，此時(shí)低壓輸入電壓為20.5 V，輸出電壓為400 V。由圖14虛線圈內(nèi)曲線可知升壓模式同樣實(shí)現(xiàn)了ZVS，相關(guān)效率曲線如圖15所示。

圖14 Multi-CLLC升壓模式實(shí)驗(yàn)結(jié)果Fig.14 The multi-CLLC experimental results of step-up mode

圖15 Multi-CLLC升壓模式效率曲線Fig.15 The multi-CLLC efficiency curves of step-up mode

5 結(jié)論

本文針對(duì)分布式儲(chǔ)能應(yīng)用，研究了一種改進(jìn)型Multi-CLLC變換器，詳細(xì)給出了Multi-CLLC的模態(tài)和特性分析、參數(shù)設(shè)計(jì)以及磁集成方法。結(jié)合GaN器件與磁集成技術(shù)，Multi-CLLC可以獲得較好的增益特性和功率密度。此外，文章對(duì)PCB多線圈布線優(yōu)化方法進(jìn)行了分析。最后，搭建了一臺(tái)400 W的實(shí)驗(yàn)樣機(jī)并進(jìn)行了實(shí)驗(yàn)驗(yàn)證。其功率密度53 W/in3。在400 W條件下，在700 kHz～1.2 MHz的頻率范圍內(nèi)實(shí)現(xiàn)了電壓增益在0.8～1.2的范圍內(nèi)調(diào)節(jié)。同時(shí)，變換器能維持較高的變換效率，降壓模式下額定工況效率達(dá)到92%，升壓模式下達(dá)到91%。較大的導(dǎo)通電阻和同步整流驅(qū)動(dòng)死區(qū)限制了該變換器效率的進(jìn)一步提升，相關(guān)改進(jìn)研究有待進(jìn)一步開展。