何 健，袁 雙，李 芳，楊貝爾，李慶波，何志敏

（1.八院智能計(jì)算技術(shù)重點(diǎn)實(shí)驗(yàn)室，上海 201109；2.上海航天電子技術(shù)研究所，上海 201109；3.上海衛(wèi)星工程研究所，上海 201109；4.上海機(jī)電工程研究所，上海 201109）

0 引言

隨著科學(xué)技術(shù)迅猛發(fā)展，目標(biāo)檢測(cè)處理技術(shù)日臻完善并逐漸被廣泛應(yīng)用于防空彈載武器電子系統(tǒng)中，實(shí)現(xiàn)紅外導(dǎo)引、戰(zhàn)場(chǎng)環(huán)境監(jiān)測(cè)、人在回路的導(dǎo)彈控制與目標(biāo)打擊等重要功能，并向智能化應(yīng)用作戰(zhàn)方向發(fā)展。較為典型的有德國(guó)IDAS 防空導(dǎo)彈，采用紅外導(dǎo)引系統(tǒng)［1-2］完成對(duì)戰(zhàn)場(chǎng)態(tài)勢(shì)環(huán)境成像和目標(biāo)檢測(cè)。近幾年武器系統(tǒng)不斷發(fā)展，體積小、速度快、靈活機(jī)動(dòng)、隱蔽性好、破壞力強(qiáng)等特點(diǎn)日益凸顯，尤其無人機(jī)技術(shù)發(fā)展和相應(yīng)產(chǎn)品相繼投入服役，其小巧機(jī)身、機(jī)動(dòng)靈活性能及集群飛行方式大大豐富了戰(zhàn)役戰(zhàn)術(shù)的多樣化。這就加大了彈載電子系統(tǒng)對(duì)高速弱小目標(biāo)信息的處理難度，系統(tǒng)檢測(cè)識(shí)別、跟蹤鎖定小目標(biāo)的實(shí)時(shí)性和準(zhǔn)確性對(duì)信息化作戰(zhàn)起到?jīng)Q定性作用。雖然紅外成像制導(dǎo)技術(shù)［3-6］具有作用距離遠(yuǎn)、靈敏度高、隱蔽性好、復(fù)雜背景下捕獲和跟蹤目標(biāo)能力強(qiáng)等優(yōu)點(diǎn)，但當(dāng)目標(biāo)距離探測(cè)器較遠(yuǎn)、目標(biāo)占據(jù)像素極少、幾乎成微弱點(diǎn)狀小目標(biāo)時(shí)，缺乏有效特征信息不利于計(jì)算機(jī)對(duì)目標(biāo)進(jìn)行檢測(cè)和識(shí)別。因此，亟需可見光制導(dǎo)、毫米波雷達(dá)制導(dǎo)等多手段融合的綜合制導(dǎo)技術(shù)來增強(qiáng)對(duì)高速弱小目標(biāo)信息實(shí)時(shí)智能處理能力，從而提升彈載武器系統(tǒng)精確制導(dǎo)能力。

彈載電子系統(tǒng)必須為平臺(tái)實(shí)現(xiàn)多源數(shù)據(jù)融合算法、高速弱小目標(biāo)信息處理軟件運(yùn)行提供所需的計(jì)算資源。由于彈載武器系統(tǒng)受自身重量、體積和功耗等條件約束較大，現(xiàn)有平臺(tái)計(jì)算資源單一［7-11］，無法支撐多源數(shù)據(jù)融合和智能算法應(yīng)用。具有ms 級(jí)甚至μs 級(jí)的目標(biāo)檢測(cè)能力有利于縮短指揮控制系統(tǒng)“觀測(cè)-決策-打擊”閉環(huán)周期，成為贏取信息化戰(zhàn)爭(zhēng)的關(guān)鍵點(diǎn)?，F(xiàn)有彈載電子系統(tǒng)平臺(tái)計(jì)算能力、處理速度、傳輸帶寬等性能弱，無法滿足未來先進(jìn)武器系統(tǒng)對(duì)時(shí)效性和精確制導(dǎo)能力的需求。同時(shí)系統(tǒng)專用化、接口眾多、擴(kuò)展性差等特點(diǎn)，不利于彈載電子系統(tǒng)向綜合化、集成化方向發(fā)展。國(guó)外相繼推出了OpenVPX 標(biāo)準(zhǔn)、SpaceVPX 標(biāo)準(zhǔn)［12-13］等，并已逐步開始在軌應(yīng)用。但是，國(guó)內(nèi)彈載電子系統(tǒng)目前還處于綜合電子系統(tǒng)初級(jí)研究階段，缺少統(tǒng)一規(guī)劃和標(biāo)準(zhǔn)，每型導(dǎo)彈都根據(jù)各自需要和接口進(jìn)行獨(dú)立設(shè)計(jì)，在體系架構(gòu)上還沒有實(shí)現(xiàn)標(biāo)準(zhǔn)化、通用化。

本文針對(duì)智能化作戰(zhàn)應(yīng)用對(duì)彈載電子系統(tǒng)目標(biāo)檢測(cè)中多源信息計(jì)算、通信和處理的需求，結(jié)合技術(shù)發(fā)展方向，借助工業(yè)成熟技術(shù)和工具鏈，提出一種基于高性能低功耗GPU 和高速可編程FPGA 混合異構(gòu)計(jì)算資源架構(gòu)，并通過通用設(shè)計(jì)和通信協(xié)議統(tǒng)一，提升系統(tǒng)并行處理和AI協(xié)處理能力、擴(kuò)展能力和系統(tǒng)互操作能力，用于支撐基于神經(jīng)網(wǎng)絡(luò)的目標(biāo)信息智能處理算法及軟件運(yùn)行。通過地面測(cè)試系統(tǒng)實(shí)現(xiàn)對(duì)該系統(tǒng)的快速測(cè)試和驗(yàn)證。

1 系統(tǒng)架構(gòu)

1.1 標(biāo)準(zhǔn)架構(gòu)及功能擴(kuò)展

從通用化、標(biāo)準(zhǔn)化設(shè)計(jì)考慮，本文采用基于SpaceVPX 標(biāo)準(zhǔn)設(shè)計(jì)開放式系統(tǒng)處理架構(gòu)，該架構(gòu)標(biāo)準(zhǔn)，在OpenVPX 標(biāo)準(zhǔn)基礎(chǔ)上增加了故障隔離、系統(tǒng)容錯(cuò)等可靠性設(shè)計(jì)，改進(jìn)機(jī)、電、熱、磁等特性，制定了底層電氣設(shè)備標(biāo)準(zhǔn)，大幅提高了系統(tǒng)可靠性和通用化水平?；谠摌?biāo)準(zhǔn)的處理平臺(tái)具備通用化、組合化、高性能，支持容錯(cuò)、重構(gòu)和互連擴(kuò)展能力，并支持通用高性能商用貨架產(chǎn)品模塊的即插即用，可實(shí)現(xiàn)功能集成、業(yè)務(wù)分層、信息融合。圖1 為基于SpaceVPX 標(biāo)準(zhǔn)的目標(biāo)信息智能處理平臺(tái)架構(gòu)功能框圖。

圖1 基于SpaceVPX標(biāo)準(zhǔn)的目標(biāo)信息智能處理平臺(tái)架構(gòu)功能框圖Fig.1 Diagram of SpaceVPX-based target information intelligent processing architecture

從型號(hào)批量研制、系統(tǒng)互操作考慮，功能模塊化、接口和通信協(xié)議統(tǒng)一，有利于開放式系統(tǒng)處理架構(gòu)的靈活擴(kuò)展，支持即插即用，實(shí)現(xiàn)按需定制，大大縮短了系統(tǒng)論證和產(chǎn)品研制周期。面向不同用戶、型號(hào)批量化生產(chǎn)任務(wù)需求，可通過功能模塊選配以及軟件配置項(xiàng)管理，進(jìn)行功能剪裁，滿足不同應(yīng)用需求，具備快速組裝和靈活擴(kuò)展特點(diǎn)。系統(tǒng)架構(gòu)的功能擴(kuò)展性如圖2所示。

圖2 系統(tǒng)架構(gòu)功能擴(kuò)展示意圖Fig.2 Diagram of system architecture function extension

系統(tǒng)互連總線可根據(jù)系統(tǒng)要求進(jìn)行設(shè)計(jì)。本文為了驗(yàn)證目標(biāo)信息智能處理功能和性能，采用標(biāo)準(zhǔn)以太網(wǎng)總線作為載荷輸入、處理結(jié)果輸出接口，這是為了更好地利用已有技術(shù)產(chǎn)品基礎(chǔ)和成熟配套工具開展系統(tǒng)快速開發(fā)與測(cè)試工作，聚焦目標(biāo)信息智能處理算法設(shè)計(jì)與實(shí)現(xiàn)，減少接口定制可能帶來的系統(tǒng)聯(lián)試風(fēng)險(xiǎn)，提高開發(fā)效率。

1.2 系統(tǒng)異構(gòu)計(jì)算資源

目標(biāo)智能處理系統(tǒng)主要負(fù)責(zé)多源數(shù)據(jù)的采集、通信、處理，并輸出處理結(jié)果。根據(jù)系統(tǒng)任務(wù)指標(biāo)需求、信息流及邏輯功能，采用功能通用、標(biāo)準(zhǔn)化模塊設(shè)計(jì)思想，系統(tǒng)主要由電源模塊、多源信息處理模塊、多光譜信息處理模塊和擴(kuò)展功能模塊4類通用功能模塊組成。系統(tǒng)可根據(jù)用戶需求進(jìn)行擴(kuò)展功能模塊選配，利用標(biāo)準(zhǔn)內(nèi)部總線實(shí)現(xiàn)各模塊互連，可滿足對(duì)紅外、可見光、雷達(dá)等多接口、多源數(shù)據(jù)融合處理需求。

多源信息處理模塊的核心采用GPU+FPGA 混合架構(gòu)，提供豐富的混合異構(gòu)計(jì)算資源，具備實(shí)時(shí)處理、寬帶傳輸和浮點(diǎn)運(yùn)算能力，設(shè)計(jì)高速、低速通用載荷接口，滿足不同速率載荷接收需求。模塊功能框圖如圖3所示。

圖3 多源信息處理模塊功能框圖Fig.3 Diagram of multi-source information processing module

GPU 采用業(yè)界先進(jìn)的NVIDIA 公司的TX2 處理器，其配置了4+1 的ARM Cortex-A15 處理器、Kepler GPU 和192 個(gè)CUDA 核心，工作頻率達(dá)到2.3 GHz，可對(duì)應(yīng)其一系列CUDA、OpenGL4.4 和Tegra OpenCV技術(shù)。該處理器為圖像處理、目標(biāo)檢測(cè)與識(shí)別和神經(jīng)網(wǎng)絡(luò)算法的實(shí)時(shí)性實(shí)現(xiàn)提供了絕佳的性能和準(zhǔn)確性。GPU作為目標(biāo)信息融合與智能處理的核心，負(fù)責(zé)復(fù)雜并行計(jì)算與浮點(diǎn)運(yùn)算，用于實(shí)現(xiàn)并行化的高速圖像處理算法，以滿足高速載荷數(shù)據(jù)的處理需求。

FPGA 采用Xilinx 公司的高性能低功耗Kintex-7系列FPGA，用于數(shù)據(jù)緩沖、功能擴(kuò)展和配置資源。該FPGA具有高容量、高性能以及可移植性能強(qiáng)等優(yōu)點(diǎn)，內(nèi)部擁有豐富的存儲(chǔ)器和GPU 資源，最高32 個(gè)12.5 Gbps 高速GTX 收發(fā)器和內(nèi)置式8xGen2x8 PCIe通道，其更高的集成度、信號(hào)處理能力、存儲(chǔ)資源以及高速通信接口，為雷達(dá)、軍事通信和高級(jí)成像系統(tǒng)提供了優(yōu)越性能。FPGA的可重編程性可實(shí)現(xiàn)圖像處理算法、高級(jí)圖像增強(qiáng)算法的快速應(yīng)用，為可定制化提供服務(wù)。

模塊預(yù)留了DSP 資源，用于模塊內(nèi)部GPU、FPGA等芯片狀態(tài)檢測(cè)和管理，軟件異常跑飛、硬件故障下的復(fù)位重啟等。電源、存儲(chǔ)、接口電路等繼承成熟電路設(shè)計(jì)，具有電源輸入保護(hù)、大容量快速讀寫和接口隔離等特點(diǎn)，滿足工程應(yīng)用要求。

在此多源信息處理模塊上進(jìn)行多源信息融合，實(shí)現(xiàn)基于神經(jīng)網(wǎng)絡(luò)算法的圖像處理算法，從而實(shí)現(xiàn)目標(biāo)信息智能檢測(cè)與識(shí)別。

2 通用接口和標(biāo)準(zhǔn)協(xié)議

2.1 系統(tǒng)對(duì)外接口

采用工業(yè)成熟的以太網(wǎng)接口，串口通信實(shí)現(xiàn)彈載處理系統(tǒng)和地面測(cè)試系統(tǒng)之間信息交互，各系統(tǒng)間互連關(guān)系如圖4所示。

圖4 系統(tǒng)間互連關(guān)系圖Fig.4 Diagram of system interconnection

標(biāo)準(zhǔn)以太網(wǎng)接口便于實(shí)現(xiàn)系統(tǒng)級(jí)聯(lián)擴(kuò)展，利用交換機(jī)、路由器等成熟設(shè)備進(jìn)行級(jí)聯(lián)可實(shí)現(xiàn)系統(tǒng)規(guī)模擴(kuò)展。這不僅增加了開發(fā)便利性，而且可以將市場(chǎng)上現(xiàn)有的以太網(wǎng)開發(fā)和測(cè)試工具直接應(yīng)用于系統(tǒng)開發(fā)，大大提高了開發(fā)測(cè)試效率。標(biāo)準(zhǔn)以太網(wǎng)通信接口如圖5所示。

圖5 以太網(wǎng)通信接口示意圖Fig.5 Diagram of Ethernet interface

2.2 以太網(wǎng)通信協(xié)議

采用標(biāo)準(zhǔn)的TCP/IP 協(xié)議棧，對(duì)傳輸數(shù)據(jù)進(jìn)行5層數(shù)據(jù)處理，分別是應(yīng)用層、傳輸層、網(wǎng)絡(luò)層、數(shù)據(jù)鏈路層、物理層，具體的協(xié)議棧結(jié)構(gòu)如圖6所示。

圖6 通信處理協(xié)議棧示意圖Fig.6 Diagram of communication processing protocol

1）應(yīng)用層協(xié)議設(shè)計(jì)：應(yīng)用程序協(xié)議需要根據(jù)具體需求進(jìn)行制定。

2）傳輸層協(xié)議設(shè)計(jì)：傳輸層主要是采用TCP 協(xié)議進(jìn)行數(shù)據(jù)傳輸，保障數(shù)據(jù)傳輸可靠性，協(xié)議符合RFC768中的規(guī)范。

3）網(wǎng)絡(luò)層協(xié)議設(shè)計(jì)——IP協(xié)議：網(wǎng)絡(luò)層協(xié)議基于IP 協(xié)議設(shè)計(jì)，具體的IP 協(xié)議符合RFC791 規(guī)范，格式如圖7所示。

圖7 IP數(shù)據(jù)包格式Fig.7 IP packet format

4）數(shù)據(jù)鏈路層、物理層協(xié)議設(shè)計(jì)——有線網(wǎng)絡(luò)傳輸協(xié)議：以太網(wǎng)數(shù)據(jù)鏈路層采用IEEE Std 802.3TM－2005 中MAC 幀格式，不使用LLC 子層。以太網(wǎng)數(shù)據(jù)鏈路層幀格式如圖8所示（同DIX ethernet V2），物理層符合IEEE 802.3 規(guī)范中的1000BASE-TX 標(biāo)準(zhǔn)。

圖8 以太網(wǎng)數(shù)據(jù)鏈路層幀格式Fig.8 MAC layer frame format

平臺(tái)移植嵌入式操作系統(tǒng)，利用socket 套接字實(shí)現(xiàn)對(duì)傳輸數(shù)據(jù)的封裝和解封裝處理，提高開發(fā)效率。

3 系統(tǒng)測(cè)試驗(yàn)證

3.1 測(cè)試系統(tǒng)及軟件設(shè)計(jì)

為了驗(yàn)證本文提出的混合異構(gòu)計(jì)算資源平臺(tái)架構(gòu)合理性以及算法運(yùn)行效果評(píng)估性能，在該平臺(tái)上進(jìn)行基于神經(jīng)網(wǎng)絡(luò)的圖像檢測(cè)算法移植，實(shí)現(xiàn)多源數(shù)據(jù)融合以及目標(biāo)信息智能處理，并通過上位機(jī)進(jìn)行系統(tǒng)測(cè)試。測(cè)試所需要的圖像數(shù)據(jù)來源有兩種：一種是使用傳感器對(duì)真實(shí)環(huán)境進(jìn)行實(shí)時(shí)采集并實(shí)時(shí)輸出；另一種是利用事先采集好的存儲(chǔ)在地面測(cè)試設(shè)備中的數(shù)據(jù)，通過上位機(jī)軟件進(jìn)行輸出管理，其數(shù)據(jù)來源于真實(shí)戰(zhàn)場(chǎng)光電對(duì)抗環(huán)境模擬。為了提高測(cè)試效率，本測(cè)試系統(tǒng)和測(cè)試方案采用第二種數(shù)據(jù)來源，即利用事先存儲(chǔ)的數(shù)據(jù)進(jìn)行測(cè)試。

測(cè)試系統(tǒng)硬件平臺(tái)采用Interl i5 高性能處理器，內(nèi)存8 GB，存儲(chǔ)容量20 T，Windows 7 操作系統(tǒng)，具有4路千兆以太網(wǎng)、4路RS232等標(biāo)準(zhǔn)接口。目標(biāo)信息智能綜合處理系統(tǒng)的測(cè)試平臺(tái)組成框圖如圖9所示。

圖9 目標(biāo)信息智能綜合處理系統(tǒng)測(cè)試平臺(tái)組成框圖Fig.9 Test platform for target information intelligent processing system

采用“硬件通用、軟件定制”的設(shè)計(jì)思想，測(cè)試用上位機(jī)軟件根據(jù)實(shí)際應(yīng)用需求進(jìn)行定制開發(fā)。軟件主要實(shí)現(xiàn)圖像數(shù)據(jù)的信息交互、結(jié)果顯示及人工操作界面等功能，其具體功能如下：

1）具備圖像數(shù)據(jù)逐幀讀取和實(shí)時(shí)顯示功能；

2）完成與多源信息處理機(jī)的信息交互；

3）設(shè)計(jì)人機(jī)交互界面，可開展數(shù)據(jù)選取、圖像顯示、批量播放、參數(shù)設(shè)定、啟動(dòng)、暫停和復(fù)位等操作；

4）支持不同位寬圖像數(shù)據(jù)處理，可批量處理。

開發(fā)的上位機(jī)軟件界面如圖10所示。

圖10 上位機(jī)軟件功能界面示意圖Fig.10 Test software interface on PC

3.2 測(cè)試結(jié)果

1）測(cè)試數(shù)據(jù)源。準(zhǔn)備中波和長(zhǎng)波2 組數(shù)據(jù)，以數(shù)字開頭并以.raw 后綴結(jié)尾命名，分別存儲(chǔ)在本地兩個(gè)文件夾中。

圖11 在本地存儲(chǔ)的原始數(shù)據(jù)Fig.11 Original data in local disk

2）鏈接配置。采用TCP/IP協(xié)議傳輸數(shù)據(jù)，分別打開原始數(shù)據(jù)接口和處理后數(shù)據(jù)接口的“網(wǎng)絡(luò)配置”選項(xiàng)，對(duì)網(wǎng)絡(luò)鏈路角色功能、地址和端口進(jìn)行配置。鏈路配置成功并顯示“已連接”，說明鏈路參數(shù)設(shè)置正確，鏈路成功握手，系統(tǒng)處于等待數(shù)據(jù)傳輸狀態(tài)，如圖12所示。

圖12 鏈路配置成功（顯示已連接）Fig.12 Link successful configuration（linked）

3）檢測(cè)結(jié)果及顯示。選擇原始數(shù)據(jù)所在文件路徑和處理后數(shù)據(jù)接收保存文件路徑，發(fā)送原始數(shù)據(jù)給多源信息處理機(jī)并從多源信息處理機(jī)接收處理后的結(jié)果進(jìn)行存儲(chǔ)和顯示，對(duì)系統(tǒng)處理功能和性能進(jìn)行測(cè)試，結(jié)果如圖13所示。結(jié)果表明可以實(shí)現(xiàn)ms 級(jí)的數(shù)據(jù)處理和實(shí)時(shí)顯示。

圖13 原始數(shù)據(jù)輸出和保存Fig.13 Original data Output and store

4 結(jié)束語

在人工智能、多源信息實(shí)時(shí)融合處理等需求的牽引下，充分利用GPU高性能并行浮點(diǎn)運(yùn)算功能以及高性能高速大容量FPGA 的擴(kuò)展功能，實(shí)現(xiàn)底層高速數(shù)據(jù)緩存、數(shù)據(jù)預(yù)處理、圖像處理加速算法，可滿足多源信息實(shí)時(shí)融合的處理需求。通過FPGA 資源分配和邏輯設(shè)計(jì)，完成定制化、可更改、可配置任務(wù)。通過高速總線技術(shù)實(shí)現(xiàn)模塊內(nèi)多源信息高速交互和共享傳輸，滿足海量數(shù)據(jù)的高速實(shí)時(shí)傳輸需求，為上層實(shí)時(shí)處理提供支撐。測(cè)試結(jié)果表明，基于GPU+FPGA 混合異構(gòu)計(jì)算資源的目標(biāo)信息智能處理系統(tǒng)能夠滿足彈載多源信息的實(shí)時(shí)處理需求。