李曉紅

摘要：近些年來，社會的高速發(fā)展推動著各個領(lǐng)域的高度集成化。以工業(yè)產(chǎn)業(yè)化為例，傳統(tǒng)繼電器控制柜智能化程度較淺，尤其是很多控制領(lǐng)域仍然通過傳統(tǒng)模擬電路進行控制。該控制模式適用于一些控制回路較少等場所，在需控制回路較多等場所則無形中加大了控制板卡的電路設(shè)計難度與板卡的尺寸，提高了現(xiàn)場電源設(shè)計與走線的要求[1]，這種模式并不符合集成化的設(shè)計思路。本論文提出了一種總線式的繼電器控制板卡的設(shè)計，DSP通過地址與數(shù)據(jù)總線與FPGA、CPLD進行通信，CPLD識別指令并編碼相應(yīng)控制繼電器與輸出回路進行動作，該設(shè)計思路解決了板卡尺寸與控制集成度之間的邏輯矛盾[2]，適用于現(xiàn)代集成化工業(yè)設(shè)計環(huán)境。

關(guān)鍵詞：繼電器控制;DSP;FPGA;集成化

中圖分類號：TN720.1 ?文獻標識碼：A

引言

隨著社會信息高速的多元化發(fā)展，工業(yè)環(huán)境對產(chǎn)品的集成度要求越來越高。本文依托某國防科研項目，著重從DSP背部總線進行分析，CPLD實現(xiàn)后端識別、解析與控制功能。對幾十路繼電器控制信號進行分類規(guī)劃，并實現(xiàn)統(tǒng)一控制，大大降低了設(shè)計成本，提高了產(chǎn)品設(shè)計的智能化與集成化。

1核心單元設(shè)計

本文核心單元選取DSP與FPGA控制架構(gòu)，繼電器控制板卡作為DSP整個控制流程輸出邏輯控制部分存在。DSP與FPGA通過XINTF區(qū)域總線進行數(shù)據(jù)串并轉(zhuǎn)換，F(xiàn)PGA對數(shù)據(jù)并不進行處理，無數(shù)據(jù)算法部分存在，轉(zhuǎn)化為并行數(shù)據(jù)后發(fā)送至背部總線，交付于底層各邏輯繼電器板卡進行下一步識別與邏輯控制。

DSP選擇TMS320F28335型數(shù)字信號處理器，是TI公司的一款TMS320C28X系列浮點DSP控制器。與以往的定點DSP相比，該器件的精度高，成本低，功耗小，性能高，外設(shè)集成度高，數(shù)據(jù)以及程序存儲量大，A/D轉(zhuǎn)換更精確快速等。TMS320F28335具有150MHz的高速處理能力，具備32位浮點處理單元，6個DMA通道支持ADC、McBSP和 EMIF，有多達18路的PWM輸出，其中有6路為TI特有的更高精度的PWM輸出 （HRPWM），12位16通道ADC。得益于其浮點運算單元，用戶可快速編寫控制算法而無需在處理小數(shù)操作上耗費過多的時間和精力，與前代DSP相比，平均性能提高50%[3]，并與定點C28x控制器軟件兼容，從而簡化軟件開發(fā)，縮短開發(fā)周期，降低開發(fā)成本。該芯片中電58所國產(chǎn)可替代。

FPGA選擇XILINX公司生產(chǎn)的7K325TFG900，國產(chǎn)有替代。配置ROM選用深圳國微公司的SM18V04實現(xiàn)。

FPGA具有如下特點：

a）集成度高，器件密度大，速度快，片上存儲器資源能夠滿足設(shè)計需求，可以實現(xiàn)極其復(fù)雜的時序與組合邏輯電路功能;

b）最多支持32路GTX，每路GTX最高支持12.5Gbps，滿足設(shè)計要求;

c）包含478k個Slice，每個Slice包含4個6輸入的LUT和8個FF寄存器，即總共包含303600個LUT和607200個FF寄存器，可以實現(xiàn)極其復(fù)雜的時序與組合邏輯功能;

d）具有豐富的存儲器資源，包含8088 Kbits的分布式RAM和1030個Block RAM;

e）包含豐富的時鐘資源，包含14個時鐘管理單元CMT，每個CMT由1個MMCM和1個PLL組成;

f）具有豐富的IO資源，包含700個單端IO和226個差分IO對;

2、FPGA軟件部分設(shè)計

FPGA系統(tǒng)設(shè)計中，DSP為主機，F(xiàn)PGA為從機，DSP與FPGA通過DSP的XINTF數(shù)據(jù)總線進行數(shù)據(jù)交互。XINTF數(shù)據(jù)總線包括16位地址線和16位數(shù)據(jù)線[4]。

3 繼電器控制部分設(shè)計

上述各繼電器板卡之間的總線控制首先需要結(jié)合DSP芯片選XINTF功能，定義相應(yīng)讀、寫、地址線、數(shù)據(jù)線、片選線，管腳分配結(jié)合原理圖引腳定義相應(yīng)輸入輸出管腳。背板總線與CPLD直接之間進行74LS245芯片設(shè)計，主要起到驅(qū)動隔離的作用，結(jié)合245芯片功能，定義CPLD上相應(yīng)DIR與OE控制線并分配相應(yīng)管腳[5]。數(shù)字量輸入板主要針對16路無源信號與3路有源信號進行檢測，代碼中分配2個8位寄存器與一個4位寄存器，分配16位地址總線與數(shù)據(jù)總線，外部光耦設(shè)計邏輯為低電平有效[6]，DSP回讀數(shù)據(jù)默認狀態(tài)為高電平，外部信號輸入呈現(xiàn)數(shù)字量‘0’，無數(shù)據(jù)回讀時呈現(xiàn)數(shù)字量‘1’繼電器控制部分主要完成FPGA背部總線數(shù)據(jù)片選、解析與控制功能[7]。

4 結(jié)論

該項目成功驗證了總線式繼電器板卡控制的穩(wěn)定性、多樣性與集成化等特性。通過上位機可直接控制幾十條繼電器控制回路，僅僅通過一個繼電器板卡即可完成，該模式可完全替代傳統(tǒng)繼電器控制柜中復(fù)雜的布線與控制回路，具有很好的工業(yè)推廣價值。

參考文獻

[1]何靜，郭承軍.多源組合導(dǎo)航系統(tǒng)信息融合關(guān)鍵技術(shù)研究[A].中國衛(wèi)星導(dǎo)航系統(tǒng)管理辦公室學術(shù)交流中心.第十一屆中國衛(wèi)星導(dǎo)航年會論文集——S10 PNT體系與多源融合導(dǎo)航[C].中國衛(wèi)星導(dǎo)航系統(tǒng)管理辦公室學術(shù)交流中心：中科北斗匯（北京）科技有限公司，2020：5.

[2]張紅，程傳祺，徐志剛，李建華.基于深度學習的數(shù)據(jù)融合方法研究綜述[J/OL].計算機工程與應(yīng)用：1-12[2020-12-03].

[3]李金明，高德亮.基于FPGA+DSP新型架構(gòu)信號協(xié)同處理方案分析[J].蘭州石化職業(yè)技術(shù)學院學報，2020，20（03）：16-18.

[4]付皓，盧尹超，肖海.快速休眠時間對長在線終端待機功耗的影響研究[J].移動通信，2015，39（09）：87-90.

[5]李鵬啟，李娟亞，代波，程玉振，曹雷.一種基于DSP+FPGA的多路串口和以太網(wǎng)通信系統(tǒng)[J].兵工自動化，2020，39（08）：1-3+9.

[6]孫靖舒.基于DSP和FPGA的通用數(shù)字信號處理系統(tǒng)設(shè)計[J].電腦知識與技術(shù)，2020，16（20）：221-222.

[7]陳環(huán).FPGA功能測試研究[D].西華大學，2020.