王金萍

（中國電子科技集團(tuán)公司第58研究所，江蘇無錫 214072）

1 引言

低壓差線性穩(wěn)壓器（Low Dropout Regulator，LDO），該類芯片噪音低、靜態(tài)電流小，且需要的外接元件也很少，通常只需要在輸入輸出端接旁路電容即可[1-3]。同時(shí)因其成本低廉、應(yīng)用廣泛，使得市場對LDO類芯片需求巨大，因此在芯片測試領(lǐng)域，針對LDO類IC的測試是必不可少的一部分。LDO類IC本身成本低廉，因此測試時(shí)需要進(jìn)行多工位測試以提高測試效率，降低測試成本。而LDO在設(shè)計(jì)芯片制成圓片時(shí)經(jīng)常存在襯底，這對多工位測試來講是個(gè)困擾，襯底不同，測試方法的選擇也不同[4-6]。本文對LDO類IC圓片存在襯底時(shí)的多工位測試方法進(jìn)行了研究與探索。

2 LDO測試參數(shù)及注意事項(xiàng)

2.1 LDO主要測試參數(shù)

LDO的工作原理是在一定的輸入輸出條件范圍內(nèi)，把輸出電壓調(diào)整到一個(gè)固定的值，如圖1所示。

LDO測試的關(guān)鍵參數(shù)有以下幾點(diǎn)：（1）輸出電壓VOUT，即在一定輸入電壓和輸出負(fù)載變化的范圍內(nèi)，輸出電壓VOUT為固定值，該參數(shù)需要在圓片測試階段通過燒熔絲保證其精確性；（2）輸出電壓線性度ΔV，即當(dāng)輸入電壓變化、輸出負(fù)載不變或者輸入電壓不變、輸出負(fù)載變化時(shí)，測試輸出電壓的變化值ΔV；（3）靜態(tài)電流Iq，即當(dāng)輸出為空載時(shí)能使芯片工作的輸入電壓下的輸入電流。

2.2 LDO測試注意事項(xiàng)

LDO類IC成品通常只有3個(gè)引腳，即GND（芯片地）、IN（芯片輸入端）和OUT（芯片輸出端），但在圓片時(shí)期，除熔絲PAD外，主要功能引腳也可能會(huì)多分出幾個(gè)PAD，如IN腳可分為INS、INP等多個(gè)PAD，OUT腳可分為OUTS、OUTP等多個(gè)PAD，由圖2中LDO芯片的PAD示意圖可見，最終封裝為成品則只有3個(gè)引腳。LDO的工作外圍較為簡單，在芯片的輸入和輸出端分別對地加一個(gè)電容即可，如圖3所示。

對LDO的輸出電壓VOUT一定要測試精確，其測試注意事項(xiàng)主要有以下幾點(diǎn)：（1）有些LDO芯片對輸入輸出電容的位置比較敏感。在設(shè)計(jì)測試PCB板時(shí)，電容應(yīng)該盡量靠近芯片。一般來講，容值較大的陶瓷電容，其實(shí)際值通常達(dá)不到其標(biāo)稱值，因此如果輸入輸出電容要求大于1μF時(shí)，應(yīng)使用電解電容或者鉭電容；（2）測試輸出端電壓值時(shí)，在理想狀態(tài)下，從測試機(jī)所讀取的輸出電壓值就是芯片的輸出電壓，但在實(shí)際中，探針到芯片之間存在接觸電阻，且測試機(jī)的測試源到探卡之間也會(huì)存在一定的引線電阻，這樣從測試機(jī)讀取的輸出電壓和芯片實(shí)際的輸出電壓會(huì)存在偏差，測試時(shí)如果需要測試較大的輸出負(fù)載（幾十毫安甚至幾百毫安輸出電流），該偏差可能會(huì)達(dá)到幾十甚至幾百毫伏，這對于輸出電壓的測試是非常不利的。因此在設(shè)計(jì)原理圖、繪制探卡PCB時(shí)，可以采用四線開爾文連接法，以提高測試精度。

圖2 LDO PAD示意圖

圖3 LDO測試原理簡圖

3 LDO多工位測試方法

3.1 LDO圓片襯底種類

芯片測試一般分為CP測試和FT測試，測試一片晶圓稱為“Circuit Probing”，即CP測試。一片晶圓上單個(gè)芯片被稱為die，每個(gè)die都是一個(gè)完整的電路，和其他die沒有電路上的聯(lián)系。在晶圓上加工完成后底層仍連接在一起，這一襯底不僅起著電性能的作用，也起著機(jī)械支撐的作用。襯底和芯片之間根據(jù)設(shè)計(jì)的不同可以有不同的聯(lián)系，一般襯底主要作用是機(jī)械支撐，和芯片之間無太大關(guān)系，但有的芯片引腳和襯底直接連接或通過一定電阻連接。對LDO類IC來說，設(shè)計(jì)時(shí)芯片引腳和襯底相連是很常見的，連接方式主要有2種，一種是芯片地與襯底連接，另一種是芯片輸出引腳與襯底連接。連接方式不同，對多工位測試來說測試方法也不同。

3.2 LDO以芯片地作為襯底

通常，LDO的OUT端與芯片地之間是以幾百歐姆的電阻連接的，稱為RO，若LDO設(shè)計(jì)時(shí)以芯片地作為襯底，那么die和die的地之間是直接短接在一起或者是通過一定電阻連接在一起，我們將這個(gè)連接的電阻稱為Rd，如圖4所示。這種連接方式比較易處理，因此一般在設(shè)計(jì)測試原理圖時(shí)就會(huì)將多工位的芯片地直接短接在一起，然后連接到測試系統(tǒng)的地上，如圖4中虛線所示。這種對測試系統(tǒng)的源是共地源還是浮動(dòng)源沒有要求，即使是浮動(dòng)源，也可將測試系統(tǒng)的地都短接在一起，變成共地源測試方法，在給OUT端加電時(shí)，die與die之間也無法形成回路，從而影響測試。

圖4 以芯片地為襯底的多工位并行測試示意圖

3.3 LDO以O(shè)UT端作為襯底

LDO以O(shè)UT端作為襯底是LDO類IC設(shè)計(jì)方案中更為常見的一種，在進(jìn)行多工位測試時(shí)也更復(fù)雜。以O(shè)UT端作為襯底，則die和die的OUT端之間會(huì)以一定電阻進(jìn)行連接，也稱為Rd，如圖5所示。這種情況下雖然die和die的地之間沒有直接相連，但是由于RO和Rd的存在，die和die的地之間也會(huì)有一定的電阻，為2×RO+Rd，比如RO=200Ω，Rd=120Ω，那么芯片地之間的電阻則為520Ω。此時(shí)，在設(shè)計(jì)多工位測試原理圖時(shí)，若仍然按照一般思路，將各工位的地之間進(jìn)行短接，那么在測試時(shí)給OUT端加電，此時(shí)工位之間OUT端有Rd相連，地之間直接短接，就會(huì)形成一個(gè)電路回路，如圖5中紅線所示。當(dāng)所有工位共同加電時(shí)，由于OUT端壓差不大，這個(gè)電路回路的效果還不明顯。如果一個(gè)工位加電，其他工位不加電，則電流會(huì)流到其他不加電的工位，從而導(dǎo)致測試結(jié)果fail。

圖5 以O(shè)UT端為襯底的多工位并行測試示意圖

這樣在測試時(shí)，若所有工位測試的die均為良品，則測試結(jié)果沒有什么異常，若其中有一個(gè)die是不良品，則會(huì)造成其他幾個(gè)工位的良品測試結(jié)果也是fail，共同失效，如圖6所示。在邊緣測試時(shí)現(xiàn)象更加明顯，如圖7所示。圖中1顯示為pass die，其他顯示為fail die。

圖6 某一工位失效

為了解決該問題，首先要做的就是把所有工位的地完全分離，不能短接在一起。但是對共地源測試系統(tǒng)來說，只有一個(gè)系統(tǒng)地，如圖8所示。即使在Prober卡上將各工位地都分開，在測試系統(tǒng)的DUT板上還是沒有辦法分開。針對這種情況，有2種解決方案。

一種方案為，若使用共地源測試系統(tǒng)，需將所有工位的地完全分離，用繼電器依次連接到系統(tǒng)地，其他不連接的地懸空，進(jìn)行串行測試。不僅芯片地要完全分開，IN端和OUT端的電容地也必須是針對本工位的地，不能直接連接到系統(tǒng)地。這種串行測試方案可行，但是測試時(shí)間會(huì)增加很多，比如4工位測試，并行測試4顆芯片測試時(shí)間為0.3 s，串行測試4顆的測試時(shí)間為0.9 s左右，測試時(shí)間顯著增加，從而造成測試成本的增加。對于本身需求量大、價(jià)格低廉的LDO類芯片，這種測試時(shí)間長、測試成本高的測試方案會(huì)盡量避免。

圖8 共地源多工位測試示意圖

另一種方案是使用浮動(dòng)源測試系統(tǒng)，比如STT700或STS8200系統(tǒng)。浮動(dòng)源測試系統(tǒng)各工位的系統(tǒng)地之間是完全分開的，如圖9所示。各工位的電流從高電平端FORCE H可以回流到各自的系統(tǒng)地FORCE L，工位之間互不影響，實(shí)現(xiàn)地線的完全分離。在浮動(dòng)源測試系統(tǒng)上設(shè)計(jì)4工位測試原理圖，如圖10所示。IN腳和OUT腳均制作雙針，分別連到FORCE H和SENSE H上，GND腳也制作雙針，分別連到FORCE L和SENSE L上，IN腳和OUT腳上的電容地也接到各工位的FORCE L上，進(jìn)行4線開爾文測試，實(shí)現(xiàn)各工位地線的完全分離。

圖9 浮動(dòng)源多工位測試示意圖

圖10 LDO浮動(dòng)源4工位測試原理圖

在浮動(dòng)源上4工位并行測試結(jié)果如圖11所示，測試時(shí)間為0.3 s，當(dāng)只測試特定工位時(shí)，如圖12所示，只測試工位1和工位4，也可以正常測試。

圖11 LDO浮動(dòng)源4工位測試結(jié)果

圖12 LDO浮動(dòng)源特定工位測試結(jié)果

由圖11和圖12的測試結(jié)果可以看出，4工位并行測試時(shí)間接近2工位測試時(shí)間，并沒有因?yàn)槎喙の欢箿y試時(shí)間大幅增加，而只測試某特定工位時(shí)也可以正常測試通過，不會(huì)因?yàn)槠渌礈y試工位不加電而造成電流流失，從而造成誤測fail。整片晶圓可以正常測試，不會(huì)出現(xiàn)圖6中某工位失效而造成4工位同時(shí)失效以及圖7中邊緣測試失效的誤測情況。由此可見，利用浮動(dòng)源測試系統(tǒng)實(shí)現(xiàn)LDO多工位并行測試，不僅可以避免誤測，也可以有效節(jié)約測試時(shí)間，降低測試成本，從而可以實(shí)現(xiàn)大批量低成本測試。

4 結(jié)束語

本文首先簡要介紹了LDO穩(wěn)壓器及其測試注意事項(xiàng)，再根據(jù)LDO不同晶圓襯底設(shè)計(jì)形式確定不同的測試方案，其中LDO以O(shè)UT端作為晶圓襯底時(shí)，多工位測試會(huì)受到一些影響。為解決該問題，應(yīng)利用浮動(dòng)源測試系統(tǒng)，采用各工位地線完全分離的4線開爾文測試方案。這樣不僅可以保證正確測試，不會(huì)造成誤測，而且可以提高多工位測試的效率，降低測試成本，對市場需求量巨大且價(jià)格低廉的LDO類芯片來講無疑是非常合適的。