梁晨，于駿申，黃松威

（上海船舶電子設(shè)備研究所，上海 201108）

關(guān)鍵字：ADC；模擬地；數(shù)字地；星型接地

0 引言

隨著高速數(shù)字信號(hào)處理的發(fā)展，對(duì)采集系統(tǒng)的輸入端處理寬動(dòng)態(tài)范圍、高速實(shí)時(shí)轉(zhuǎn)換的需求日益迫切[1-2]，在高速時(shí)鐘、控制信號(hào)等惡劣的數(shù)字環(huán)境下[3-4]，特別是針對(duì)多通道接收系統(tǒng)同步工作時(shí)，如何保持ADC接收系統(tǒng)設(shè)計(jì)本身的性能指標(biāo)，成為采集電路設(shè)計(jì)的關(guān)鍵[5-6]，其中在高速大電流數(shù)字回路的接地方式選擇中尤其重要[7-8]。

1 采集系統(tǒng)接地層

連續(xù)低阻抗大面積接地層對(duì)ADC模擬和數(shù)字電流環(huán)路十分重要。無(wú)論是模擬接地層還是數(shù)字接地層，作為高頻數(shù)字邏輯信號(hào)產(chǎn)生的高頻電流的低阻抗返回路徑，在電噪聲分析及消除處理中直接影響著ADC性能指標(biāo)[3]。由于電路中工作電流總是流向低阻抗路徑，在電路電流環(huán)路設(shè)計(jì)中需將串聯(lián)電感與電阻降至最低。參考附圖1中模擬電路與數(shù)字電路的返回路徑，由于數(shù)字電流回路設(shè)計(jì)不合理而對(duì)模擬電路產(chǎn)生了誤差電壓及噪聲擺動(dòng)。

圖1 模擬、數(shù)字電流返回路徑結(jié)構(gòu)圖

在理想情況下，ADC采集系統(tǒng)應(yīng)具有一整塊或一整層接地空間，用于給信號(hào)電流提供理想的環(huán)路流通路徑，但實(shí)際情況往往不盡如人意，電路功能區(qū)間的劃分，供電系統(tǒng)的復(fù)用，電路板外形設(shè)計(jì)的限制等，往往會(huì)造成接地層阻抗不連續(xù)，相鄰大面積接地之間出現(xiàn)薄弱部分，電流返回路徑出現(xiàn)分割等現(xiàn)象，嚴(yán)重影響信號(hào)完整性。

2 模擬和數(shù)字接地層設(shè)計(jì)

在多路采集系統(tǒng)中，需使用大量并行工作的ADC混合電路，因此針對(duì)模擬電路環(huán)路與數(shù)字電路環(huán)路最好使用分離的接地層，將兩者間的交流容性耦合降至最低。在多板卡設(shè)計(jì)中，利用接收電路母板，將分離模擬接地層與數(shù)字接地層物理分開(kāi)，相互分離直至系統(tǒng)供電電源的星型接地點(diǎn)處。

2.1 模擬接地層

隨著ADC技術(shù)的發(fā)展，目前低數(shù)字電流的ADC及DAC可視為模擬元件進(jìn)行設(shè)計(jì)分析，在模擬電路部分，電路輸入端連接的運(yùn)算放大器和基準(zhǔn)電壓源需要去耦連接至模擬接地層，從而降低ADC輸入端與基準(zhǔn)參考值的噪聲耦合。參考附圖2，雖然ADC芯片內(nèi)部分為模擬電路與數(shù)字電路兩部分，分別對(duì)應(yīng)模擬接地（AGND）與數(shù)字接地（DGND），但其內(nèi)部因工作電路參考點(diǎn)唯一性要求，實(shí)際上模擬與數(shù)字電路是必須相連通的，即AGND與DGND通過(guò)大面積鋪地直連的方式連接在一起，統(tǒng)一接至AGND。作為ADC模擬電路的供電電源，同樣也是噪聲的輸入源，對(duì)于低功耗和便攜式設(shè)計(jì)的需求，使得在電源設(shè)計(jì)上會(huì)優(yōu)先選擇開(kāi)關(guān)電源而不是傳統(tǒng)LDO，所以在模擬電路電源設(shè)計(jì)上需要提高其電源抑制比（PSRR-ac），在接地和布局上需保證電源回路接地層完整且連續(xù)，電源輸出端和ADC供電端需增加去耦電容連接至模擬地。

圖2 多路ADC 采集模塊處理流程

2.2 數(shù)字接地層

在ADC芯片內(nèi)部數(shù)字電路的設(shè)計(jì)上，需要減少高速數(shù)字電流對(duì)系統(tǒng)的噪聲影響，低電壓供電、差分輸入、輸出信號(hào)，緩沖寄存器隔離總線噪聲，數(shù)字供電磁珠隔離、去耦接地等操作，可進(jìn)一步降低ADC高速數(shù)字電路工作時(shí)，對(duì)模擬端引入高頻噪聲影響。參照附圖2，數(shù)字端電流噪聲回路通過(guò)數(shù)字電源端與數(shù)字接地端去耦電容形成最短環(huán)路，降低系統(tǒng)高頻電噪聲影響。數(shù)字供電端通過(guò)磁珠與模擬供電隔離，但來(lái)源于模擬供電，同樣也需要回流至模擬接地端，故數(shù)字接地端與模擬接地端需采用最短路徑連接方式，降低回流電流及其波動(dòng)對(duì)模擬電路的影響。在ADC數(shù)字電路與模擬電路部分，本質(zhì)上講供電均為模擬電源供電，接地層均為模擬接地層。

2.3 模擬和數(shù)字接地層分離

在實(shí)際的工程應(yīng)用中單路的采集電路設(shè)計(jì)與多路的采集電路設(shè)計(jì)往往會(huì)有較大的區(qū)別，尤其是在接地設(shè)計(jì)上會(huì)出現(xiàn)較大分歧，單通道的ADC電路可簡(jiǎn)單地劃分出數(shù)字地與模擬地，通過(guò)簡(jiǎn)單的單點(diǎn)接地方式，從而達(dá)到將數(shù)字信號(hào)與模擬信號(hào)隔離的效果，具體如附圖3所示。但在多通道采集電路中，這種方法難以適應(yīng)。這時(shí)需要針對(duì)模擬與數(shù)字電路使用分離的接地層，在物理上分離較敏感的模擬電路與產(chǎn)生噪聲較多的數(shù)字電路，通過(guò)避免重疊將二者之間的高頻交流串?dāng)_與容性耦合降至最低。相互分離的數(shù)字接地層與模擬接地層通過(guò)母板構(gòu)成相應(yīng)的接地網(wǎng)絡(luò)，擴(kuò)展延伸至多板卡、多系統(tǒng)網(wǎng)絡(luò)，最終通過(guò)位于供電電源的接地點(diǎn)處相連，多條接地鏈路需滿足大面積且連續(xù)的低阻抗特性。

圖3 模擬與數(shù)字接地層分離方式

2.4 模擬和數(shù)字接地層連接

通常情況下，采用數(shù)字地與模擬地相互分離的方式，將ADC中AGND與DGND連接起來(lái)，且連接點(diǎn)為模擬接地層與數(shù)字接地層的交點(diǎn)，高噪聲數(shù)字電流通過(guò)數(shù)字電源流入數(shù)字接地層， 返回?cái)?shù)字電源形成環(huán)路，與電路板模擬部分隔離。但在多板卡復(fù)雜混合電路中，很難通過(guò)采用器件手冊(cè)的典型連接布局方式解決問(wèn)題，對(duì)于低數(shù)字電流的混合器件，由于數(shù)字瞬態(tài)電流流入去耦電容與DGND間的環(huán)路，而未流經(jīng)模擬接地層，模擬與數(shù)字接地層之間的噪聲雖然會(huì)降低數(shù)字接口上的噪聲裕量，但使用低阻抗數(shù)字接地層且保持在較低水平下，返回至系統(tǒng)電源接地點(diǎn)后，不會(huì)對(duì)系統(tǒng)性能造成不利影響。

3 接地與去耦設(shè)計(jì)

在多板卡采集系統(tǒng)中，通常采用專用的PCB母板作為采集板卡之間互相連通的有效途徑，母板多引腳（一般不少于35%）專用接地且PCB大面積接地敷銅，形成低阻抗接地層。一般采集系統(tǒng)的接地方案主要有“多點(diǎn)”接地方式與“星型”接地方式兩種。

3.1 “多點(diǎn)”接地設(shè)計(jì)

參考附圖4，在“多點(diǎn)”接地的采集系統(tǒng)中各采集板卡與母板，可通過(guò)多點(diǎn)連接至機(jī)殼接地，系統(tǒng)中各個(gè)接地環(huán)路，通過(guò)機(jī)殼擴(kuò)散至各自的最低阻抗返回路徑。此方法常見(jiàn)于全數(shù)字系統(tǒng)，對(duì)于低數(shù)字電路的接地電流，在相對(duì)較低且可順利擴(kuò)散至大面積接地外殼時(shí)，通過(guò)設(shè)備外殼構(gòu)造接地等電勢(shì)層，將因數(shù)字電流在回流路徑上產(chǎn)生的干擾信號(hào)降至最低，模擬電路也通過(guò)外殼接地層回流至模擬電源接地點(diǎn)。在構(gòu)造可多處接地的機(jī)殼、背板等金屬板殼時(shí)，需保證接觸點(diǎn)具有良好的電氣接觸，可通過(guò)自攻螺絲壓接金屬板、咬合墊圈等措施保證接觸性能良好。

圖4 “多點(diǎn)”接地方式結(jié)構(gòu)圖

3.2 “星型”接地設(shè)計(jì)

參考附圖5，“星型”接地的采集系統(tǒng)通常用于在單板就需將模擬與數(shù)字系統(tǒng)相互分離的高速混合電路。在大量高速數(shù)字信號(hào)的混合電路中，敏感的模擬電路系統(tǒng)必須從物理上與高頻噪聲干擾信號(hào)相隔離，避免接地路徑重合而產(chǎn)生容性耦合，模擬接地層與數(shù)字接地層相互獨(dú)立至連接器、母板、背板，最終在系統(tǒng)電源接地處完成系統(tǒng)接地點(diǎn)連接，模擬、數(shù)字接地層在PCB中應(yīng)保證大面積敷銅，與電源的連接方式應(yīng)保證具有足夠多的低阻抗線段進(jìn)行緊密連接，如寬體銅質(zhì)編織帶，從而獲得最小的感抗與阻值。

圖5 “星型”接地方式結(jié)構(gòu)圖

在每塊采集電路板單元中，通過(guò)背靠背肖特基二極管保證模擬接地層與數(shù)字接地層不會(huì)產(chǎn)生較高壓差，避免擊穿敏感器件，同時(shí)低電容與低壓降可防止模擬與數(shù)字接地層產(chǎn)生交流耦合。在兩塊接地層之間，若出現(xiàn)高于300mV的直流或交流電壓，將會(huì)對(duì)敏感芯片造成損壞，同時(shí)對(duì)于邏輯門電路的控制也會(huì)造成誤操作及閉鎖等故障，這時(shí)應(yīng)用于鐵氧體磁珠的替代方案雖然會(huì)增強(qiáng)高頻噪聲隔離和去耦能力，但在高電流的飽和情況下將不適用。

3.3 低頻和高頻去耦設(shè)計(jì)

在采集系統(tǒng)的去耦設(shè)計(jì)中，首先應(yīng)對(duì)每個(gè)進(jìn)入電路的電源，通過(guò)高質(zhì)量電解電容耦合連接至低阻抗接地層，降低通過(guò)電源線路耦合進(jìn)入系統(tǒng)的噪聲，此外，在每個(gè)ADC芯片電源引腳處，也需特別針對(duì)高頻噪聲進(jìn)行去耦處理。針對(duì)典型ADC芯片電源管腳旁的0.1uF陶瓷電容，通過(guò)過(guò)孔連接至接地層，再由芯片GND接地管腳旁的接地過(guò)孔完成電流環(huán)路，將去耦電容的接地路徑上的電感量降至最低。供電電源串接的鐵氧體磁珠會(huì)增強(qiáng)高頻噪聲隔離和去耦效果，但在高電流工作情況下，需保證磁珠不飽和且不在非線性區(qū)間。

3.4 PCB接地層布局設(shè)計(jì)

多板卡采集系統(tǒng)中，每塊PCB電路板均應(yīng)至少鋪設(shè)一層專屬接地層，對(duì)于復(fù)雜電路中出現(xiàn)的電源跨越、功能配置電路等因過(guò)孔、通孔造成的接地層阻抗不連續(xù)，或出現(xiàn)接地“孤島”等電流返回路徑被切割現(xiàn)象，需增加PCB層數(shù)，保證接地層不低于85%的接地面積。對(duì)于混合電路PCB設(shè)計(jì)中模擬地與數(shù)字地需單獨(dú)設(shè)置專屬的接地層網(wǎng)絡(luò)，二者之間應(yīng)盡量避免投影重合，減少因板級(jí)間電容耦合，造成高頻數(shù)字信號(hào)耦合至模擬電路。

參照附圖6，采集系統(tǒng)PCB布局設(shè)計(jì)需將系統(tǒng)中所有敏感區(qū)相互隔離，且盡量縮短信號(hào)路徑，將高電平模擬信號(hào)與低電平模擬信號(hào)隔離，且二者均遠(yuǎn)離數(shù)字信號(hào)，防止不同信號(hào)相互干擾，降低系統(tǒng)噪聲。此外對(duì)于系統(tǒng)采樣時(shí)鐘需特別注意其走線及返回路徑位置，盡量與數(shù)字、模擬系統(tǒng)隔離開(kāi)，避免對(duì)模擬信號(hào)產(chǎn)生噪聲影響的同時(shí)還需防止數(shù)字電路對(duì)其產(chǎn)生影響。在多板卡系統(tǒng)中連接器上的信號(hào)應(yīng)通過(guò)接地引腳相互分離，形成法拉第屏蔽效應(yīng)，減少相互之間的耦合。

圖6 PCB 結(jié)構(gòu)布局示意圖

4 數(shù)字信號(hào)影響分析

采集系統(tǒng)在正常工作時(shí)，時(shí)鐘信號(hào)、數(shù)據(jù)傳輸信號(hào)、控制信號(hào)等高速數(shù)字信號(hào)相對(duì)于模擬電路而言，都是嚴(yán)重的干擾信號(hào)源，如何減少數(shù)字信號(hào)對(duì)模擬信號(hào)的影響往往決定了采集系統(tǒng)的性能指標(biāo)。

4.1 采樣時(shí)鐘影響分析

采樣時(shí)鐘在采集系統(tǒng)工作時(shí)，其定頻干擾和輻射噪聲始終貫穿于整個(gè)電路系統(tǒng)，產(chǎn)生時(shí)鐘的振蕩器在因相位噪聲而出現(xiàn)抖動(dòng)時(shí)，會(huì)將孔徑抖動(dòng)等干擾信號(hào)及其高次諧波耦合至ADC前端的模擬輸入與輸出信號(hào)中，增大噪聲水平和失真度。因此采樣時(shí)鐘發(fā)生器及電路應(yīng)與高噪聲數(shù)字電路隔離開(kāi)，并接地去耦至模擬接地層，但對(duì)于由FPGA、DSP等數(shù)字芯片產(chǎn)生的時(shí)鐘信號(hào)，必須由數(shù)字接地層傳遞至模擬接地層，時(shí)鐘噪聲直接添加至兩層接地區(qū)間，產(chǎn)生過(guò)度抖動(dòng)和干擾諧波，大大降低了采集系統(tǒng)的信噪比。ADC差分時(shí)鐘信號(hào)輸入，外加高速驅(qū)動(dòng)芯片緩沖隔離、RF變壓器耦合隔離、低電平ECL、LVDS有源差分驅(qū)動(dòng)等方式，可以將高速數(shù)字時(shí)鐘產(chǎn)生端（數(shù)字地）與ADC時(shí)鐘輸入端（模擬地）進(jìn)行隔離，從而降低干擾信號(hào)耦合與低相位噪聲影響，減少系統(tǒng)信噪比影響。

4.2 數(shù)字信號(hào)輸入、輸出分析

多路ADC數(shù)字信號(hào)在同步工作時(shí)，數(shù)字端口會(huì)在瞬時(shí)扇出較大電流，造成電路亞穩(wěn)態(tài)工作，在出現(xiàn)誤碼的同時(shí)，瞬時(shí)大電流流經(jīng)匹配不連續(xù)區(qū)間處，會(huì)產(chǎn)生諧波及干擾，多通道間也會(huì)產(chǎn)生串?dāng)_及耦合，影響ADC前端模擬電路。因此在數(shù)字信號(hào)驅(qū)動(dòng)設(shè)計(jì)時(shí)，需通過(guò)串聯(lián)匹配電阻，降低驅(qū)動(dòng)電流，減少電路同時(shí)扇出時(shí)的電流沖擊，同時(shí)利用數(shù)據(jù)緩存器，可將轉(zhuǎn)換器數(shù)字線路與數(shù)據(jù)總線兩端噪聲隔離開(kāi)，減小ADC輸入、輸出端驅(qū)動(dòng)電流接地環(huán)路范圍，減少數(shù)字開(kāi)關(guān)電流，降低耦合至ADC模擬前端電路的可能，ADC電源端去耦連接至模擬地，邏輯電路端應(yīng)去耦連接至數(shù)字接地層。

5 試驗(yàn)及總結(jié)

在實(shí)際工程應(yīng)用中，以2塊采集板共180路AD7690構(gòu)成的多通道采集系統(tǒng)，采用ADC數(shù)字接地端接DGND，F(xiàn)PGA的時(shí)鐘、控制信號(hào)未加緩存器，ADC輸入端采用單端輸入方式，PCB數(shù)字接地層與模擬接地層未明顯區(qū)分的設(shè)計(jì)方式，產(chǎn)生的結(jié)果為在模擬電路高增益下出現(xiàn)電路震蕩，F(xiàn)PGA時(shí)鐘信號(hào)耦合至ADC輸入前端，造成接收系統(tǒng)的短路噪聲指標(biāo)在-107dB～-95dB之間，且出現(xiàn)區(qū)域性通道明顯不一致，通過(guò)改進(jìn)設(shè)計(jì)，將電路板中模擬地與數(shù)字地明顯區(qū)分，采用模擬、數(shù)字接地層單點(diǎn)電阻連接方式，ADC模擬接地與數(shù)字接地端均鋪設(shè)大面積模擬接地層，F(xiàn)PGA的時(shí)鐘、控制信號(hào)均采用緩存器加串聯(lián)匹配電阻的方式，且盡量?jī)?yōu)化高速信號(hào)走線方式，ADC輸入端改為差分輸入，改進(jìn)后的接收系統(tǒng)短路噪聲指標(biāo)為-129.2dB～-129.5dB之間，各路通道指標(biāo)保持高度一致。

通過(guò)實(shí)際對(duì)比測(cè)試，在多通道高速采集系統(tǒng)中，在充分理解ADC內(nèi)部工作原理的情況下，應(yīng)用“星型”接地方式，保證ADC模擬接地層區(qū)域阻抗連續(xù)，區(qū)分PCB中模擬、數(shù)字接地層，對(duì)模擬、數(shù)字電路及其環(huán)路在物理空間上進(jìn)行劃分，對(duì)ADC電路電源、參考電壓進(jìn)行去耦設(shè)計(jì)，同時(shí)，通過(guò)緩存器、匹配電阻、差分信號(hào)等手段，盡可能地降低高速數(shù)字信號(hào)對(duì)模擬電路的影響。在實(shí)際設(shè)計(jì)中可先區(qū)分模擬與數(shù)字接地層，并預(yù)留跳線連接，并在對(duì)電路的測(cè)試分析過(guò)程中，選擇合適的接地方式。