周 朋， 張興宇， 劉靖雷， 唐燕彬， 王立武

(北京空間機(jī)電研究所，北京 100076)

返回艙回收分系統(tǒng)在返回過(guò)程中需要在指定高度根據(jù)開傘控制信號(hào)完成開傘動(dòng)作，降落傘打開后，降低返回艙著陸速度，實(shí)現(xiàn)回收軟著陸。其中指定高度開關(guān)信號(hào)由靜壓高度控制器給出，目前中外靜壓高度的測(cè)量通常采用膜盒和硅壓技術(shù)實(shí)現(xiàn)。膜盒能夠跟隨外界氣壓變化而產(chǎn)生彈性形變，從而使與其相連的中心桿產(chǎn)生位移，位移量與外界氣壓符合一定數(shù)學(xué)關(guān)系，當(dāng)外界氣壓達(dá)到一定值時(shí)，中心桿隨之到達(dá)指定位置，接通觸點(diǎn)，發(fā)出指定高度信號(hào)，中國(guó)目前已經(jīng)掌握了膜盒敏感元件的生產(chǎn)技術(shù)，航空領(lǐng)域中大部分飛機(jī)采用的就是基于膜盒原理的高度測(cè)量單元[1-2]，神舟飛船的開傘控制信號(hào)也是由膜盒式靜壓高度控制器給出[3]。雖然膜盒工藝簡(jiǎn)單，便于生產(chǎn)，但其靈敏度低，機(jī)械放大機(jī)構(gòu)使誤差增大，性能不穩(wěn)定，且滯后、彈性后效，使得準(zhǔn)確度降低。相比于膜盒式靜壓高度控制器，硅壓力式靜壓高度控制器利用單晶硅的壓阻效應(yīng)，制成力電變換器，具有更高的精度和抗振性能，同時(shí)減小了體積，降低了功耗。外國(guó)航空航天領(lǐng)域已被廣泛采用，中國(guó)硅壓力傳感器的生產(chǎn)工藝技術(shù)有限，應(yīng)用主要依靠進(jìn)口，目前中國(guó)部分飛機(jī)的高度表采用硅壓力傳感器實(shí)現(xiàn)，對(duì)體積重量有一定要求的無(wú)人機(jī)，通常也采用硅壓力傳感器作為高度敏感元件[4-5]。新一代載人飛船的高度敏感元件選用了硅壓力式靜壓高度控制器和膜盒式靜壓高度控制器組成異構(gòu)雙機(jī)冗余系統(tǒng)提高系統(tǒng)可靠性。其中硅壓力式靜壓高度控制器由靜壓高度信號(hào)盒和靜壓信號(hào)處理器組成。靜壓高度信號(hào)盒中的高精密半導(dǎo)體電阻應(yīng)變片組成惠斯頓電橋，當(dāng)外界氣壓發(fā)生變化時(shí)，半導(dǎo)體材料產(chǎn)生壓阻效應(yīng)，并依靠良好的彈性形變來(lái)進(jìn)行力電變換，將氣壓的變化映射至0～5 V的電壓模擬量輸出。靜壓信號(hào)處理器對(duì)采集到的模擬量信號(hào)進(jìn)行處理，將處理后的模擬信號(hào)與指定高度相對(duì)應(yīng)的基準(zhǔn)電壓進(jìn)行比較，得到對(duì)應(yīng)指定高度的開關(guān)控制量，兩個(gè)單機(jī)均采用三模冗余可靠性設(shè)計(jì)。

基于此，現(xiàn)設(shè)計(jì)靜壓信號(hào)處理器，研究靜壓信號(hào)處理器的電路組成和優(yōu)化，并通過(guò)仿真計(jì)算，論證基于三模冗余備份靜壓信號(hào)處理器的高可靠性，最后通過(guò)試驗(yàn)驗(yàn)證電路設(shè)計(jì)優(yōu)化對(duì)系統(tǒng)性能的改善。

1 靜壓信號(hào)處理器組成

靜壓信號(hào)處理器為三模冗余結(jié)構(gòu)，每一路都是由電源電路、電壓跟隨、基準(zhǔn)電壓比較和光耦隔離電路模塊組成，最終三路均輸出指定高度的開關(guān)信號(hào)，3個(gè)開關(guān)信號(hào)經(jīng)過(guò)三取二電路進(jìn)行邏輯判斷后，最終輸出代表指定高度的特征高度開關(guān)，靜壓信號(hào)處理電路組成框圖如圖1所示。電源電路模塊將系統(tǒng)總體提供的+28 V電源電壓經(jīng)過(guò)熔斷器、濾波器和直流對(duì)直流變換器(DC-DC converter)轉(zhuǎn)換為±12 V電源，給電路中的集成芯片供電，同時(shí)+12 V經(jīng)過(guò)線性穩(wěn)壓器得到的+5 V電壓用于生成代表指定高度的基準(zhǔn)電壓。靜壓高度信號(hào)盒輸出的靜壓信號(hào)模擬量進(jìn)入靜壓信號(hào)處理器，首先連接電壓跟隨模塊，進(jìn)行阻抗匹配，隨后通過(guò)基準(zhǔn)電壓比較模塊與代表指定高度的基準(zhǔn)電壓模擬量信號(hào)相比較，得到代表指定高度的開關(guān)量信號(hào)，此開關(guān)量信號(hào)通過(guò)光耦隔離電路將前后級(jí)電路進(jìn)行隔離保護(hù)。最終三路開關(guān)量信號(hào)通過(guò)三取二表決電路的判斷，輸出具有較高可靠性的特征高度開關(guān)信號(hào)。

圖1 靜壓信號(hào)處理器功能框圖Fig.1 The function block diagram of the static pressure signal processor

2 靜壓信號(hào)處理器電路設(shè)計(jì)和實(shí)現(xiàn)

2.1 電源電路

電源電路將+28 V系統(tǒng)電源轉(zhuǎn)換成為各個(gè)集成芯片供電所需的±12 V電源以及生成基準(zhǔn)電壓的+5 V基準(zhǔn)電源。生成±12 V的供電主路原理圖如圖2所示。

圖2 供電主路原理圖Fig.2 The schematic of the Power main road

F1、F2和R1組成過(guò)流保護(hù)電路，熔斷器F1、F2并聯(lián)提高系統(tǒng)可靠性，其中一個(gè)支路中連接電阻R1，實(shí)現(xiàn)兩個(gè)熔斷器的可測(cè)試性。+28 V電源通過(guò)過(guò)流保護(hù)電路連接至濾波器FMSA-461(Z1)，后通過(guò)DCDC-MSA2812(T1)變換，輸出±12 V電源，±12 V電源中間連接電容進(jìn)行濾波穩(wěn)壓。

基準(zhǔn)電壓供電電路如圖3所示，指定高度的基準(zhǔn)電壓是由基準(zhǔn)電源經(jīng)過(guò)電阻分壓得到，DC-DC輸出電壓紋波比較大，不適合用作基準(zhǔn)電源使用，線性穩(wěn)壓器輸出的電壓更加穩(wěn)定，因此選用線性穩(wěn)壓器MSK5215-5.0H(D1)將+12 V電壓變換得到的+5 V電壓作為基準(zhǔn)電源使用，電解電容C1和C3濾除低頻噪聲，電容C2濾除高頻噪聲。

圖3 基準(zhǔn)電壓供電電路原理圖Fig.3 The schematic of the reference voltage supply circuit

2.2 電壓跟隨電路

代表高度的靜壓模擬量信號(hào)傳輸至靜壓信號(hào)處理器后，首先連接由電阻R1和電容C1構(gòu)成的低通濾波器，然后連接至由LM124(D2)組成的電壓跟隨電路。如圖4所示，電壓跟隨電路的輸入高阻抗和輸出低阻抗的特性完成了前后級(jí)電路間的阻抗匹配，起到了承上啟下的作用。

圖4 電壓跟隨電路原理圖Fig.4 The schematic of the voltage follow circuit

2.3 基準(zhǔn)電壓比較電路

2.3.1 基準(zhǔn)電壓比較電路設(shè)計(jì)

基準(zhǔn)電壓比較電路采用同相遲滯比較電路，電路原理圖如圖5所示。電阻R1～R3為遲滯寬度調(diào)試電阻，電阻R4～R7為生成基準(zhǔn)電壓的分壓電阻，基準(zhǔn)電源+5 V可以通過(guò)這4個(gè)電阻分壓得到代表指定高度的基準(zhǔn)電壓Uref。此基準(zhǔn)電壓作為比較器的負(fù)端輸入：U-。高度信號(hào)模擬量連接至比較器LM139(D3)的正端：U+，當(dāng)U+大于基準(zhǔn)電壓U-時(shí)，比較器的輸出為高電平，反之為低電平。

圖5 基準(zhǔn)電壓比較電路原理圖Fig.5 The schematic of the reference voltage comparison circuit

2.3.2 基準(zhǔn)電壓比較電路原理

基準(zhǔn)電壓比較電路采用同相遲滯比較電路來(lái)防止信號(hào)干擾造成的輸出電壓Uo的抖動(dòng)，同相遲滯比較電路原理如下。

當(dāng)輸入高度信號(hào)Ui由低向高變化時(shí)，U+開始時(shí)小于U-(Uref)，比較器D3輸出低電平，當(dāng)Ui增大到正向閾值電壓UT+時(shí)，使得U+=U-，隨著Ui的繼續(xù)增大，U+大于U-，比較器D3輸出高電平；反之，當(dāng)輸入高度信號(hào)Ui由高向低變化時(shí)，U+開始時(shí)大于U-，比較器D3輸出高電平，當(dāng)Ui減小到負(fù)向閾值電壓UT-時(shí)，使得U+=U-，隨著Ui的繼續(xù)減小，U+小于U-，比較器D3輸出低電平。當(dāng)UT+大于UT-時(shí)，形成遲滯環(huán)，如圖6所示。

圖6 電壓傳輸特性圖Fig.6 The characteristics of the voltage transmission

遲滯寬度公式推導(dǎo)過(guò)程如下：

在輸入電壓Ui由低向高的變化過(guò)程中，當(dāng)電壓Ui到達(dá)門限電壓UT+時(shí)，輸出電壓從低電平向高電平翻轉(zhuǎn)，UT+計(jì)算表達(dá)式為

(1)

即

(2)

在輸入電壓Ui由高向低變化的過(guò)程中，當(dāng)電壓Ui到達(dá)門限電壓UT-時(shí)，輸出電壓從高電平向低電平翻轉(zhuǎn)，如圖6所示，可以推出UT-計(jì)算表達(dá)式為

(3)

式(3)中：Ucc為比較器LM139(D3)的輸出端所連接的上拉電阻處的電壓。

即

(4)

R3受后級(jí)電路的約束，選定為24 kΩ。

取R2?R3，可將公式簡(jiǎn)化為

(5)

由式(2)、式(5)可知

(6)

2.3.3 基準(zhǔn)電壓比較電路抗干擾能力分析

在輸入電壓Ui由0逐漸增大的過(guò)程中，如圖7(a)所示，當(dāng)遲滯寬度小于輸入電壓Ui的干擾紋波時(shí)，在閾值電壓附近，干擾紋波會(huì)造成輸出電壓的抖動(dòng)。結(jié)合分辨率的要求，適當(dāng)放寬遲滯寬度，輸入電壓Ui達(dá)到正向閾值電壓后，擾動(dòng)紋波無(wú)法使Ui波動(dòng)至反向閾值電壓以下，由此輸出電壓保持高電平，消除抖動(dòng)，如圖7(b)所示。

圖7 遲滯寬度對(duì)輸出影響分析圖Fig.7 The influence analysis chart of hysteresis width on output

由以上分析可知，ΔUT的存在可以消除由輸入電壓Ui中的干擾所帶來(lái)的邏輯抖動(dòng)，且ΔUT越大抗干擾能力越強(qiáng)，但同時(shí)ΔUT不易取值過(guò)大，以免影響高度電壓模擬量的分辨率[6-9]。

2.4 光耦隔離電路

光耦隔離電路如圖8所示。由比較器輸出的高度開關(guān)量傳輸至光耦HSSR-7111(V1)，經(jīng)過(guò)光電隔離后輸出。光耦輸入負(fù)通過(guò)電阻R2連接至電源正，防止高度開關(guān)信號(hào)無(wú)效時(shí)，光耦輸入負(fù)端處于懸空狀態(tài)。由于比較器的灌電流能力不足，增加三極管V3，滿足光耦對(duì)輸入電流值的要求。

圖8 光耦隔離電路原理圖Fig.8 The schematic of the optocoupled isolation circuit

2.5 三取二開關(guān)電路

三取二開關(guān)電路由雙觸點(diǎn)繼電器2JL0.5-1實(shí)現(xiàn)。靜壓信號(hào)處理器采用三模冗余結(jié)構(gòu)，三路隔離后的高度開關(guān)分別控制各個(gè)支路中的繼電器線包加斷電，電路圖如圖9(a)所示。每個(gè)線包的狀態(tài)決定相對(duì)應(yīng)的2個(gè)觸點(diǎn)的開關(guān)狀態(tài)，3個(gè)繼電器的6個(gè)觸點(diǎn)通過(guò)組合排列構(gòu)成三取二邏輯電路，電路原理圖如圖9(b)所示。

圖9 三取二開關(guān)原理圖Fig.9 The schematic of the three-in-two switch circuit

3 電路優(yōu)化設(shè)計(jì)

3.1 電源電路優(yōu)化設(shè)計(jì)

為了更好地抑制浪涌電流并減小供電電源的紋波，對(duì)電源電路進(jìn)行優(yōu)化設(shè)計(jì)，在輸入端增加電阻R2(51 Ω)，并在電源輸出端增加電感L1、L2、L3，優(yōu)化后的電路如圖10所示。

圖10 供電主路優(yōu)化后設(shè)計(jì)Fig.10 The optimizing design of the power main road

3.2 基準(zhǔn)電壓比較電路優(yōu)化設(shè)計(jì)

如圖5所示，初始設(shè)計(jì)時(shí)，此電路中的電阻R1取值10 kΩ，R2取值1 MΩ，Ucc取值+12 V。由式(6)可知，初始設(shè)計(jì)ΔUT≈0.03 V。由于高度信號(hào)模擬量傳輸過(guò)程中的干擾，此遲滯寬度不能完全消除輸入信號(hào)波動(dòng)帶來(lái)的抖動(dòng)。優(yōu)化設(shè)計(jì)時(shí)將電阻R2增大至2 MΩ，優(yōu)化后ΔUT≈0.06 V。此遲滯寬度在滿足分辨率要求的前提下，完全消除了開關(guān)抖動(dòng)，提高了系統(tǒng)抗干擾能力。

4 三模冗余可靠性設(shè)計(jì)計(jì)算

針對(duì)本產(chǎn)品選用的三模冗余結(jié)構(gòu)，對(duì)此模型的可靠性進(jìn)行分析，選用馬爾可夫模型法進(jìn)行建模和定量計(jì)算。首先對(duì)系統(tǒng)進(jìn)行以下假設(shè)。

(1)系統(tǒng)在開始時(shí)可靠度均為1，失效率為λ，維修率為μ。

(2)系統(tǒng)開始工作時(shí)處于完好狀態(tài)。

(3)組成該系統(tǒng)的設(shè)備、零件的壽命和失效后修復(fù)時(shí)間分布均服從指數(shù)分布。

則某一模塊在時(shí)刻t處于失效狀態(tài)，而在時(shí)刻t+Δt處于正常工作狀態(tài)的概率為1-e-μΔt，將其按級(jí)數(shù)展開，對(duì)于很小的Δt可簡(jiǎn)化為1-e-μΔt≈μΔt；同理，則某模塊在時(shí)刻t處于正常狀態(tài)，而在時(shí)刻t+Δt處于正常故障狀態(tài)的概率為1-e-λΔt，將其按級(jí)數(shù)展開，對(duì)于很小的Δt，可簡(jiǎn)化為1-e-λΔt≈λΔt。

狀態(tài)參數(shù)定義如下：狀態(tài)P0：系統(tǒng)完好。狀態(tài)P1：3個(gè)模塊中1個(gè)模塊產(chǎn)生失效，被測(cè)試出并成功切除故障部件，此時(shí)系統(tǒng)成為雙機(jī)比較系統(tǒng)。狀態(tài)P2：2個(gè)模塊都失效，均被定位到且成功切除，成為單機(jī)運(yùn)行狀態(tài)。狀態(tài)P3：系統(tǒng)完全失效。

三模系統(tǒng)的馬爾可夫狀態(tài)轉(zhuǎn)移圖如圖11所示。

圖11 三模系統(tǒng)的馬爾可夫狀態(tài)轉(zhuǎn)移圖Fig.11 The Markov state transfer chart of the three-mode system

由圖11以及對(duì)馬爾可夫理論和建模、分析的知識(shí)，可以列出微分方程為

(7)

式(7)中：Pi(t)為系統(tǒng)中有i個(gè)模塊失效的概率隨時(shí)間變化的函數(shù)。

初始條件為零時(shí)刻三個(gè)模塊都是正常的，即P0=[1 0 0]。

根據(jù)以上條件能計(jì)算任何系統(tǒng)可發(fā)生情況的轉(zhuǎn)移概率，根據(jù)對(duì)狀態(tài)定義可知，可靠度為R(t)=P0(t)+P1(t)。取單臺(tái)計(jì)算機(jī)的失效率λ=0.001 h-1，模塊的維修率u=0.1 h-1。通過(guò)MATLAB軟件進(jìn)行計(jì)算仿真后得到的可靠度R隨時(shí)間t變化的曲線如圖12所示。從圖12中可以看出，80 h以內(nèi)，三模冗余系統(tǒng)的可靠度高于0.995，靜壓信號(hào)處理器工作在飛船返回著陸階段，工作時(shí)長(zhǎng)小于1 h，三模冗余的結(jié)構(gòu)設(shè)計(jì)使得系統(tǒng)具有較高的可靠性[10-13]。

圖12 三模冗余系統(tǒng)可靠度變化曲線Fig.12 The reliability change curve of the three-mode system

5 驗(yàn)證試驗(yàn)

5.1 試驗(yàn)前準(zhǔn)備

產(chǎn)品的功能和性能驗(yàn)證試驗(yàn)，需要采集三路繼電器觸點(diǎn)開關(guān)，即3個(gè)高度基本開關(guān)和由3個(gè)基本開關(guān)在三取二邏輯后所得到的表征特征高度的邏輯開關(guān)狀態(tài)。采用電阻分壓的原理分別將各個(gè)開關(guān)量轉(zhuǎn)換成可以通過(guò)示波器測(cè)量的電信號(hào)，開關(guān)采集電路如圖13所示。其中三路基本開關(guān)的采集選用每一路繼電器第一對(duì)觸點(diǎn)開關(guān)的常閉觸點(diǎn)，測(cè)試點(diǎn)1連接常閉觸點(diǎn)端。邏輯開關(guān)的采集電路是將分壓電阻連接至邏輯開關(guān)+端，測(cè)試點(diǎn)2也是通過(guò)此點(diǎn)引出。

圖13 開關(guān)采集電路原理圖Fig.13 The schematic of switch acquisition circuit

邏輯開關(guān)是3個(gè)基本開關(guān)的常開觸點(diǎn)三取二后得到。在特征高度到達(dá)前，繼電器線包不加電，常閉觸點(diǎn)閉合，測(cè)試點(diǎn)1為低電平，測(cè)試點(diǎn)2為高電平；特征高度到達(dá)后，繼電器線包加電，常開觸點(diǎn)閉合，測(cè)試點(diǎn)1為高電平，測(cè)試點(diǎn)2為低電平。

5.2 三路開關(guān)輸出功能驗(yàn)證試驗(yàn)

如圖14所示，紅色波形為0～5 V的模擬量輸入信號(hào)，黃、綠、藍(lán)波形分別為三路基本開關(guān)采集電路的測(cè)試點(diǎn)1電壓信號(hào)，當(dāng)輸入模擬量信號(hào)超過(guò)特征高度的基準(zhǔn)電壓(約為+1.5 V)時(shí)，三路基本開關(guān)常閉觸點(diǎn)斷開，測(cè)試點(diǎn)1輸出高電平。試驗(yàn)結(jié)果滿足設(shè)計(jì)要求。

圖14 三路開關(guān)功能驗(yàn)證采集圖Fig.14 The function verification acquisition diagram for three switches

5.3 邏輯開關(guān)電路功能驗(yàn)證試驗(yàn)

三路基本開關(guān)與三取二后得到的表征特征高度的邏輯開關(guān)的狀態(tài)如圖15所示。由圖15可知，在其中任意一路基本開關(guān)失效后，邏輯開關(guān)仍然能夠正常工作，如果其中兩路基本開關(guān)失效，則邏輯開關(guān)失效。黃、綠、藍(lán)波形分別為三路基本開關(guān)采集電路的測(cè)試點(diǎn)1電壓信號(hào)，紅波形分別為邏輯開關(guān)采集電路的測(cè)試點(diǎn)2電壓信號(hào)。

圖15 三取二邏輯開關(guān)狀態(tài)采集圖Fig.15 The state acquisition diagram of two out of three logic switch

5.4 浪涌電流優(yōu)化調(diào)試結(jié)果

對(duì)電源電路的浪涌電流進(jìn)行調(diào)試，使用電流鉗測(cè)量加電瞬間的浪涌電流，電流鉗設(shè)置為100 mV/A，用示波器記錄，優(yōu)化前浪涌電流曲線(i-t)如圖16(a)所示，優(yōu)化后浪涌電流曲線如圖16(b)所示。

圖16 浪涌電流優(yōu)化前后比對(duì)圖Fig.16 The comparison of the surge current before and after optimization

如圖16所示，優(yōu)化前浪涌電流持續(xù)時(shí)間7.4 μs，最大浪涌電流為2.03 A；優(yōu)化后浪涌電流持續(xù)時(shí)間7.6 μs，最大浪涌電流為1.43 A?？梢缘贸觯畲罄擞侩娏鳒p小至初始值的71%，優(yōu)化設(shè)計(jì)有效。

5.5 供電輸出優(yōu)化調(diào)試結(jié)果

供電電路輸出的±12 V電源優(yōu)化前波形如圖17(a)所示，優(yōu)化后波形如圖17(b)所示。優(yōu)化前±12 V電源的峰峰值為680 mV，優(yōu)化后±12 V電源的峰峰值為280 mV，優(yōu)化設(shè)計(jì)使電源紋波減小至初始值的41%。

圖17 ±12 V電源優(yōu)化設(shè)計(jì)比對(duì)圖Fig.17 The comparison of the ±12V power before and after optimization

5.6 基準(zhǔn)電壓比較電路遲滯寬度調(diào)試結(jié)果

圖18所示為遲滯寬度初始設(shè)計(jì)效果波形圖， 圖19所示為遲滯寬度優(yōu)化后設(shè)計(jì)效果波形圖。從圖18中可知，遲滯寬度初始設(shè)計(jì)值ΔUT=1.515-1.487 5=0.027 5≈0.03 V。從圖19中可知，遲滯寬度優(yōu)化后設(shè)計(jì)值ΔUT=1.506 2-1.45=0.056 2≈0.06 V，與第3.2節(jié)計(jì)算結(jié)果一致。

圖18 優(yōu)化前門限值波形圖Fig.18 The value of the threshold before optimization

圖19 優(yōu)化后門限值波形圖Fig.19 The value of the threshold after optimization

6 結(jié)論

介紹了靜壓信號(hào)處理器電路的功能組成和設(shè)計(jì)實(shí)現(xiàn)，并針對(duì)浪涌電流、電源紋波和遲滯寬度，進(jìn)行了電路的優(yōu)化設(shè)計(jì)，同時(shí)通過(guò)MATLAB研究三模冗余結(jié)構(gòu)的可靠性，通過(guò)試驗(yàn)和仿真結(jié)果可以得出以下結(jié)論：①當(dāng)輸入模擬量高于基準(zhǔn)電壓時(shí)，特征高度開關(guān)能夠有效閉合、三取二邏輯輸出正常，滿足功能要求；②一次電源輸入端母線串聯(lián)限流電阻能夠有效降低浪涌電流；③DC-DC二次電源輸出前端串聯(lián)電感，可以減小電源紋波；④通過(guò)電阻參數(shù)調(diào)整可以控制比較電路的遲滯寬度，基準(zhǔn)電壓比較電路的遲滯寬度理論計(jì)算過(guò)程有效；⑤同時(shí)針對(duì)三模冗余結(jié)構(gòu)建模計(jì)算，仿真結(jié)果表明三模冗余結(jié)構(gòu)具有較高的可靠性。