羅 鑫

(中國(guó)西南電子技術(shù)研究所，成都 610036)

0 引 言

目前，二維有源相控陣按照組裝方式主要分為磚式和瓦式[1-2]。磚式結(jié)構(gòu)是芯片放置方向垂直于相控陣天線陣面孔徑，電路采用縱向集成橫向組裝，由于縱向不受限于半波長(zhǎng)可根據(jù)設(shè)計(jì)需求擴(kuò)展，Z向尺寸大，因此，這種結(jié)構(gòu)集成度較低，在實(shí)際應(yīng)用中很難實(shí)現(xiàn)中大型陣列規(guī)模并保證TR組件長(zhǎng)期可靠的工作[3]。而根據(jù)系統(tǒng)應(yīng)用的要求和技術(shù)發(fā)展情況,有源相控陣天線正朝著小型化、高性能、低成本等方面不斷發(fā)展[4]。若繼續(xù)采用集成相對(duì)較低的“磚式”結(jié)構(gòu)方式，有源相控陣天線很難實(shí)現(xiàn)小型化、輕重量設(shè)計(jì)。

隨著頻段的不斷擴(kuò)展，瓦式TR組件在有限的半波長(zhǎng)平方內(nèi)難以完成高密度集成TR組件設(shè)計(jì)[5]。當(dāng)前微波及毫米波器件的制造工藝主要分為以互補(bǔ)金屬氧化物半導(dǎo)體(Complementary Metal Oxide Semiconductor,CMOS)或雙極互補(bǔ)金屬氧化物半導(dǎo)體(Bipolar CMOS,BiCMOS)為代表的硅基半導(dǎo)體工藝和以砷化鎵(GaAs)或氮化鎵(GaN)為代表的III-V族化合物半導(dǎo)體工藝兩大類。GaAs(或GaN)工藝制造的元件的優(yōu)勢(shì)在于可以獲得較大的輸出功率和較低的噪聲特性，但另一方面，該工藝也存在集成度低、成本高、無(wú)法集成大規(guī)模數(shù)字電路、工藝一致性較差等問(wèn)題。CMOS是一種基于硅襯底和標(biāo)準(zhǔn)制造流程的集成電路工藝，雖然在最大輸出功率和噪聲性能方面遜于GaAs工藝，但具有集成度高、功耗低、成本低等優(yōu)勢(shì)，已成為制備大規(guī)模集成電路的主流工藝技術(shù)。而瓦式TR組件的器件采用唯一一種毫米波器件制造工藝，難以同時(shí)滿足集成密度、功能密度、射頻性能以及可實(shí)現(xiàn)性的需求[6]。此外，當(dāng)收發(fā)天線陣面共口徑，同時(shí)工作使用時(shí)，需要在TR組件的末級(jí)或者前端放置濾波器，保證接收天線的靈敏度，而通常瓦式天線陣面和濾波功能層分離模塊設(shè)計(jì)，難以實(shí)現(xiàn)整個(gè)天線的低剖面。

針對(duì)上述分析，本文基于瓦式架構(gòu)，為解決安裝空間受限的問(wèn)題，并且保證一定功率的輸出，提出了一種采用CMOS工藝與GaAs工藝相結(jié)合的芯片異構(gòu)集成方案，充分發(fā)揮了CMOS工藝強(qiáng)大的數(shù)模混合集成能力和化合物半導(dǎo)體工藝優(yōu)異的射頻性能，并將兩類芯片在平面內(nèi)直接異構(gòu)拼裝，在集成密度、功能密度、射頻性能以及可實(shí)現(xiàn)性等多個(gè)方面獲得了良好的平衡。利用成熟的多層印制電路板(Printed Circuit Board，PCB)技術(shù)，將濾波功能層二維平面一體化集成，通過(guò)層間垂直互聯(lián)實(shí)現(xiàn)與天線連接，降低組件的縱向高度。該組件具有良好的工程實(shí)現(xiàn)性，可靠性高，有效減少了毫米波有源相控陣天線組件的芯片數(shù)量，降低相控陣天線T組件成本，簡(jiǎn)化了外圍電路，提高了橫截面的集成度。

1 系統(tǒng)組成和工作原理

在測(cè)控通信領(lǐng)域，由于Ka頻段相控陣天線的發(fā)射鏈路和接收鏈路通常為全雙工工作狀態(tài)，且發(fā)射鏈路和接收鏈路的工作信號(hào)均為連續(xù)波信號(hào)形式，接收和發(fā)射信號(hào)工作頻率相隔較近，為確保收發(fā)鏈路正常工作，相控陣天線需保證收發(fā)通道之間的隔離度要求，為此相控陣發(fā)射天線和相控陣接收天線往往采用分開(kāi)設(shè)計(jì)，將相控陣天線的T組件和R組件分別進(jìn)行獨(dú)立設(shè)計(jì)，如圖1所示。由于陣面橫向口徑空間受限，接收天線與發(fā)射天線雖然分開(kāi)設(shè)計(jì)，但間隔很近，空間隔離有限，為了使得功放發(fā)射時(shí)耦合到接收通道發(fā)射頻點(diǎn)功率不飽和，在R組件前端增加一級(jí)濾波器，濾波器位于接收通道的最前級(jí)，因此在確保足夠帶外抑制的同時(shí)必須嚴(yán)格保證極低的損耗，才能盡量降低R組件的噪聲系數(shù)。同時(shí)功放工作時(shí)耦合到接收通道中接收頻點(diǎn)上的噪聲功率不影響正常信號(hào)接收。在T組件末端增加濾波器，本文要求20 dBc的帶外抑制和小于等于1 dB的插入損耗。

圖1 Ka頻段相控陣天線原理框圖

T組件作為Ka頻段相控陣天線的核心部件，由于Ka頻段發(fā)射天線相鄰陣元之間半個(gè)波長(zhǎng)長(zhǎng)度間距狹小，每個(gè)發(fā)射陣元后端要依次連接功放芯片、移相器芯片等器件，導(dǎo)致T組件沒(méi)有足夠空間來(lái)安置，采用常規(guī)的T組件集成方法非常困難。本文采用基于兩種工藝的套片集成方案，以4×4為子陣進(jìn)行模塊化設(shè)計(jì)。圖2給出了本文T組件的原理框圖，每個(gè)通道射頻信號(hào)先1分2功分，然后經(jīng)8通道CMOS多功能集成的單芯片移相放大，最后經(jīng)末級(jí)GaAs功率放大器再次放大濾波后送達(dá)天線。每8個(gè)通道共用1個(gè)8通道CMOS多功能集成的單芯片控制移相和放大信號(hào)，9個(gè)芯片就可以實(shí)現(xiàn)8個(gè)通道功率分配、相位移相、功率放大的功能。

圖2 瓦式T 組件原理框圖

2 瓦式T組件集成設(shè)計(jì)

2.1 架構(gòu)設(shè)計(jì)

為了保證在掃描角范圍內(nèi)不出柵瓣，相控陣天線要求陣元間距d滿足

(1)

式中:λ為波長(zhǎng)，θmax為最大掃描角。取最大掃描角為60°，可計(jì)算出陣元間距應(yīng)小于等于0.536λ。本文發(fā)射陣元間距取為5.5 mm，在5.5 mm×5.5 mm單元面積內(nèi)集成所有芯片、濾波電容、饋電和低頻控制焊盤、射頻接口等功能單元，各通道實(shí)現(xiàn)功率放大、移相衰減、信號(hào)濾波的功能。根據(jù)圖2的工作原理，該T組件分為三大功能層，分別是天線濾波功能層，結(jié)構(gòu)封裝功能層和射頻功能層，如圖3所示。

圖3 Ka頻段瓦式T組件集成架構(gòu)

天線濾波功能層包括輻射陣面、濾波器，采用多層PCB 技術(shù)，一體集成，實(shí)現(xiàn)信號(hào)的濾波和發(fā)射。結(jié)構(gòu)封裝功能層包括上、下腔體和射頻接插件，主要作為射頻和低頻接插件、多層電路板和芯片器件的載體，實(shí)現(xiàn)組件的氣密封裝。射頻功能層包括芯片器件和多層電路板集成的射頻網(wǎng)絡(luò)和饋電網(wǎng)絡(luò)，實(shí)現(xiàn)功率分配、射頻信號(hào)相位移相、功率放大的功能。

2.2 T組件專用多功能芯片套片

組件以5.5 mm為單元間距，4×4子陣設(shè)計(jì)，在有限的空間同時(shí)滿足小間距高密度集成和優(yōu)良的單通道射頻性能，傳統(tǒng)GaAs多功能集成芯片已經(jīng)不能滿足集成需求。采用CMOS工藝的多通道多功能集成的單芯片代替，而單片的CMOS多通道多功能集成芯片很難滿足發(fā)射功率的需求。為了在集成密度和射頻性能取得良好平衡，本文提出一種基于8通道CMOS多功能集成的單芯片作為核心芯片(Corechip)，并級(jí)聯(lián)8個(gè)相同的GaAs工藝制造的功率放大器芯片,2.5維異構(gòu)集成。8通道CMOS多功能芯片的單芯片集成了模擬電路、數(shù)字電路和射頻電路，實(shí)現(xiàn)了對(duì)信號(hào)的預(yù)放大、數(shù)字幅相控制、增益隨溫度變化自動(dòng)補(bǔ)償?shù)墓δ?，如圖4所示，每個(gè)通道功率的輸出P-1 dB為5 dBm，芯片面積約15 mm2。Corechip芯片集成度和功能密度的提高，有效減少了芯片數(shù)目的同時(shí)簡(jiǎn)化了外圍電路的設(shè)計(jì)，提高了單元電路面積的集成度，從而解決了空間受限的問(wèn)題。圖5和圖6給出了芯片的測(cè)試數(shù)據(jù)。

圖4 8通道CMOS多功能集成的單芯片原理框圖

(a)芯片8通道間幅度一致性測(cè)試

圖6 25 GHz時(shí)芯片單通道64移相態(tài)

同時(shí)外部與GaAs工藝制造的功率放大器芯片(面積約2 mm2)2.5維異構(gòu)集成，由8通道CMOS多功能集成的單芯片輸出多路移相、放大后的射頻信號(hào)給GaAs功率放大器芯片，輸出功率P-1 dB為22 dBm，彌補(bǔ)8通道CMOS多功能集成的單芯片輸出能力不足的問(wèn)題，保證每個(gè)通道的輸出功率。兩種工藝芯片的異構(gòu)，發(fā)揮了采用CMOS工藝的Corechip，具有集成度高、功耗低、成本低、多功能的特點(diǎn)，而GaAs工藝制造的功率放大器芯片具有效率高的優(yōu)點(diǎn)，實(shí)現(xiàn)了構(gòu)建的8通道在集成度和功率之間的一個(gè)平衡。8個(gè)通道的總面積為242 mm2，每8個(gè)通道需要9個(gè)芯片，芯片總面積為31 mm2，約占8個(gè)通道總面積的12.8%。

2.3 瓦式T組件濾波功能層二維平面一體化集成技術(shù)

收發(fā)共口徑相控陣天線全雙工工作時(shí)，為保證收發(fā)組件之間的隔離度，在收發(fā)組件的前級(jí)要增加一級(jí)濾波器，傳統(tǒng)的磚式在X-Y平面上集成，導(dǎo)致縱向尺寸大，而瓦式T組件通常組裝濾波器的方式是垂直于T組件的芯片面，縱向組裝。根據(jù)瓦式架構(gòu)多通道周期平面拓展的布局特點(diǎn)，本文利用多層復(fù)合板高密度集成技術(shù)設(shè)計(jì)了一種高容差埋置型支節(jié)耦合濾波器，將各通道對(duì)應(yīng)濾波器單元在X-Y平面內(nèi)等間距周期性展開(kāi)，構(gòu)建出與瓦式橫向集成縱向組裝架構(gòu)相匹配的濾波功能層，以此替代傳統(tǒng)濾波器單通道分離縱向集成的方式。天線和濾波功能層通過(guò)層間垂直互聯(lián)，一體化設(shè)計(jì)，以毛紐扣壓接方式直接安裝在T組件上，實(shí)現(xiàn)與T組件一體化集成設(shè)計(jì)，解決了收發(fā)信號(hào)相互串?dāng)_嚴(yán)重的問(wèn)題，降低了T組件的Z向高度，簡(jiǎn)化了互連，降低了成本。圖7為實(shí)測(cè)天線和濾波器集成后的增益曲線，在22～23 GHz頻段內(nèi)濾波器的抑制度大于20 dBc，保證了天線測(cè)試時(shí)接收天線正常工作。

圖7 濾波器集成后的增益曲線

2.4 瓦式T組件高低頻垂直互聯(lián)設(shè)計(jì)

基于子陣模塊化設(shè)計(jì)，垂直互聯(lián)包括高頻和低頻，高頻主要包括天線陣面和T組件、T組件和功率分配/合成網(wǎng)絡(luò)，低頻主要包括T組件和波束控制、波控器和電源模塊。本文采用毛紐扣連接器進(jìn)行高頻連接，將毛紐扣用上腔體固定在天線濾波功能層和射頻功能層之間。圖8為采用毛紐扣射頻互聯(lián)的T組件16通道實(shí)際的無(wú)源插損。

在低頻垂直互聯(lián)方面，子陣模塊對(duì)外連接采用高密度彈性插針?lè)绞綄?shí)現(xiàn)。高密度彈性插針連接器的優(yōu)點(diǎn)在于，不需要對(duì)插的連接器，不需要焊接，兩面均通過(guò)內(nèi)部的彈簧設(shè)計(jì)直接與需要對(duì)接電路板的表貼焊盤相連。

3 環(huán)境適應(yīng)性設(shè)計(jì)

GaAs功率放大器芯片和8通道CMOS多功能集成的單芯片直接貼裝于腔體表面，以利于芯片散熱，以使傳熱路徑熱阻最小。通過(guò)采用快速導(dǎo)熱的VC板技術(shù)和高效儲(chǔ)熱的相變儲(chǔ)熱技術(shù)，將芯片所產(chǎn)生的熱有效地導(dǎo)出去，保證所有芯片器件的結(jié)溫能夠在允許的溫度范圍內(nèi)可靠工作。在熱仿真試算中，設(shè)定初始環(huán)境溫度為55 ℃，工作一段時(shí)間后，組件達(dá)到熱平衡狀態(tài)時(shí)，T組件內(nèi)部溫度最高的殼溫達(dá)到約123.5 ℃。根據(jù)結(jié)溫=殼溫+熱阻×熱耗，芯片結(jié)溫溫度仿真計(jì)算結(jié)果見(jiàn)表1。

表1 芯片結(jié)溫溫度仿真計(jì)算結(jié)果

GaAs功率放大器芯片和8通道CMOS多功能集成的單芯片最大溝道溫度建議不超過(guò)150 ℃，經(jīng)仿真計(jì)算，該T組件可以安全工作。

本文中，選擇4×4陣元為基本單元模塊的規(guī)模，將天線濾波功能層面和T組件陣列按每組4×4單元的形式進(jìn)行分組，每組作為一個(gè)復(fù)合模塊，天線濾波功能層面通過(guò)16個(gè)毛紐扣與T組件相連接，多層PCB板嵌套焊接在下腔上，T組件內(nèi)的GaAs功率放大器芯片和8通道CMOS多功能集成的單芯片安裝在下腔上，以利于芯片散熱。T組件對(duì)外射頻輸入連接采用1個(gè)SSMP插座，低頻焊盤裸露于下腔背面，采用高密度彈性插針?lè)绞綄?shí)現(xiàn)低頻連接。

為適應(yīng)平臺(tái)環(huán)境適應(yīng)性的要求，采用金屬腔體將所有芯片和多層PCB板包裹在其中的辦法，每個(gè)T組件需要單獨(dú)封裝并且保證氣密性。T組件的射頻入口采用標(biāo)準(zhǔn)的SSMP插座，用鉛錫焊焊接在T組件的下腔體上。采用鉛錫焊封焊技術(shù)對(duì)上、下腔體縫隙做密封焊接處理。由于上、下腔之間無(wú)螺釘，采用定制的夾具，用于封蓋時(shí)對(duì)T組件的固定。通過(guò)密封測(cè)試，組件滿足平臺(tái)要求。

4 實(shí)物及其測(cè)試結(jié)果

基于以上的設(shè)計(jì)分析，成功研制出Ka頻段瓦片式T組件，測(cè)試指標(biāo)滿足整機(jī)要求，實(shí)測(cè)參數(shù)如表2所示。圖9為本文所研制4×4 瓦式T組件的實(shí)物圖，表3為磚式T組件的參數(shù)對(duì)比，圖10為T組件16通道幅度和相位一致性測(cè)試曲線。

表2 實(shí)測(cè)指標(biāo)

圖9 瓦式T組件實(shí)物

表3 Ka頻段瓦式、磚式組件參數(shù)對(duì)比

(a)16通道幅度一致性測(cè)試曲線

5 結(jié) 論

本文介紹了一種工作在Ka頻段瓦式T組件的集成設(shè)計(jì)方法，采用CMOS工藝的多通道多功能集成的單芯片作為Corechip的技術(shù)路線，突破了基于CMOS多通道多功能單芯片異構(gòu)集成和應(yīng)用、帶有濾波功能層瓦式T組件二維平面一體化集成等關(guān)鍵技術(shù)?；谠摲桨冈O(shè)計(jì)的4×4通道瓦式T組件，在集成密度、功能密度、射頻性能以及可實(shí)現(xiàn)性等多個(gè)方面獲得了良好的平衡。與同頻段同功能的磚式T組件相比，體積縮減75%，重量降至1/10，具有成本低、質(zhì)量輕、小型化的特點(diǎn)，能適應(yīng)不同應(yīng)用平臺(tái)的裝載要求。