邵穎飛，魯征浩

(蘇州大學電子信息學院，江蘇蘇州 215006)

1 引言

電路設計中，需要一種產(chǎn)生時鐘信號的振蕩器，如晶振、RC 振蕩器、環(huán)形振蕩器等[1]。石英晶體振蕩器的頻率輸出穩(wěn)定且精確度高，因此在很多領域皆有廣泛的應用，如電話通訊、全球衛(wèi)星定位導航系統(tǒng)、精密電子儀器、微電子系統(tǒng)等[2]。石英晶體組成的振蕩電路，其頻率穩(wěn)定度可達10-6～10-11數(shù)量級。在復雜的集成電路系統(tǒng)中，尤其是數(shù)字電路，需要一個穩(wěn)定精確的時鐘信號[3]，皮爾斯（Pierce）晶體振蕩電路常常在這些系統(tǒng)中被用作時鐘發(fā)生器[4]。傳統(tǒng)Pierce 晶體振蕩電路的功耗大，起振時間長，單電壓域工作且產(chǎn)生的輸出時鐘信號為正弦波，無法直接給數(shù)字電路使用。

本文設計了一種雙電壓域工作且輸出時鐘信號為方波的皮爾斯晶體振蕩電路，由皮爾斯電路、使能控制及隔離電路、偏置電路和整形及電平移位電路組成。偏置電路可在功耗和起振時間之間實現(xiàn)折中。整形電路可將正弦波整形成占空比為50%±5%的方波。電平移位則能將輸出波形的幅值從模擬電壓域轉(zhuǎn)換到數(shù)字電壓域，實現(xiàn)雙電壓域工作。

2 振蕩器原理及參數(shù)

在選擇濾波器件時，一般優(yōu)先考慮石英晶體。石英晶體包括一塊平板壓電電阻材料，可實現(xiàn)機械能與電能的轉(zhuǎn)換[5]。石英晶體一般作為芯片的外圍電路使用，很少集成到芯片內(nèi)部。為便于對設計的晶振電路進行仿真分析，本文給出了一個8 MHz 石英晶體的電路模型。

2.1 改進的皮爾斯振蕩電路

典型的皮爾斯振蕩電路如圖1 所示。它由兩部分組成：一部分是反相器，主要用于提供180°相移；另一部分是由外部負載電容組成的反饋網(wǎng)絡，用以提供電路所需的另一個180°相移。為了使反相器能夠工作在線性區(qū)，在電路中需要引入反饋電阻RF。反相器和反饋電阻組成一個反向放大器，以實現(xiàn)晶振起振的目的。

皮爾斯振蕩電路若要正確起振，則需滿足巴克豪森準則：第一個條件，該電路在穩(wěn)態(tài)下的整體相移為360°[6]；第二個條件，該電路環(huán)路增益應大于或等于1[7]。

圖1 皮爾斯振蕩電路

C1、C2為晶振外部的2 個匹配電容，與石英晶體構成π 形網(wǎng)絡帶通濾波器。通過對這2 個小電容的值的微調(diào)，可以使晶振電路產(chǎn)生的頻率調(diào)整到晶體的標稱頻率。

反饋電阻RF的阻值不能太小，否則會導致環(huán)路無法振蕩，其值一般大于等于1 MΩ。本文改進的皮爾斯振蕩電路如圖2 所示，與傳統(tǒng)皮爾斯振蕩電路相比，改進后的電路功耗減小且起振時間縮短。

圖2 改進的皮爾斯振蕩電路

N16 管的柵極輸入VBN由偏置電路提供。偏置電路正常工作時，VBN信號為一固定電壓，使得N16 管保持導通，反相放大電路中的工作電流被限制，同時保證該工作電流能夠維持反相放大電路的正常工作。該設計可以減小皮爾斯振蕩電路的功耗，又能將起振時間控制在一個合理的范圍內(nèi)。

2.2 8 MHz 石英晶體等效模型

石英晶體的等效電路主要由動態(tài)電阻R、動態(tài)電感L、動態(tài)電容C和靜態(tài)電容C0組成。本文給出一個8MHz石英晶體等效模型，對應的等效器件參數(shù)見表1[8]。

表1 8 MHz 晶振等效參數(shù)

在高穩(wěn)晶振設計中，需要設計一個可以滿足設置頻率且能精確調(diào)整頻率范圍的電路結構。在此情況下，在設計中就需要關注串聯(lián)諧振頻率（fs）、并聯(lián)諧振頻率（fP）和標稱頻率（fN）。它們的表達式分別為：

本文選用的石英晶體標稱頻率fN為8 MHz。fN的值應介于fs的值和fP的值之間。在該區(qū)域間，石英晶體呈感性，具有很高的品質(zhì)因數(shù)，可在振蕩電路中起到很強的穩(wěn)頻作用。根據(jù)表1 中的數(shù)據(jù)，計算可得fs=7988770 Hz，fP=8008109 Hz。

從式（3）中可以看出，若想讓晶體振蕩時能達到標稱頻率，可以通過調(diào)節(jié)負載電容CL來微調(diào)振蕩電路的頻率。根據(jù)選用的晶體參數(shù)，計算可得CL=4.03 pF。

振蕩電路的增益裕量決定了振蕩電路是否能正常起振。基于振蕩電路設計理論，反相器跨導gm和晶振本征增益g0必須滿足gm＞g0。為保證振蕩器可靠起振，增益裕量的最小值至少設為5。

皮爾斯振蕩電路中的跨導為反相器中P11 管和N15 管的跨導之和，利用上述條件，可以計算出P11 管和N15 管的寬長比，從而實現(xiàn)電路設計。

3 電路設計

本文設計的晶振電路能夠?qū)崿F(xiàn)雙電壓域工作，輸出時鐘為方波，功耗小，起振時間短。偏置電路用來限制高電壓時的工作電流，以減小電路功耗，同時避免高電壓時的工作電流太小，以獲得合理的起振時間；整形電路用于正弦波的整形，以輸出可作為時鐘信號使用的方波；電平移位電路用于實現(xiàn)整體電路的雙電壓域工作。

除石英晶體及外部電容C1、C2外，其他器件均可集成在電路內(nèi)部。偏置電路、皮爾斯振蕩器和整形電路的電源電壓VDD3P3為3.3 V，電平移位電路的電源電壓VDD1P5為1.5 V。

3.1 偏置電路

偏置電路如圖3 所示。VBN信號能夠控制皮爾斯振蕩電路中反相放大電路的工作電流，使該工作電流的數(shù)值在一個合理范圍之內(nèi)，以達到減小電路功耗的目的。ENN 信號由使能控制電路提供，當ENN 信號為低電平時，偏置電路正常工作。

圖3 偏置電路

N11～N13 管的VGS等于VDS，VBN電壓值就等于N11～N13 管的VGS相加。電流公式為：

其中，VGS-VTH為過驅(qū)動電壓，W/L為管子的寬長比，μn、COX為工藝常數(shù)。由式（4）可知，VBN大小可通過調(diào)節(jié)N11～N13 管的W/L實現(xiàn)。

3.2 整形及電平移位電路

整形及電平移位電路如圖4 所示。皮爾斯振蕩電路的輸出波形為正弦波，為得到方波形式的時鐘信號，采用整形電路對晶振產(chǎn)生的正弦波進行整形。本文選用比較器和反相器作為整形電路。為實現(xiàn)電路的雙電壓域工作，反相器兼具了電平移位的功能。整形電路工作在3.3 V 電壓域，電平移位電路工作在1.5 V電壓域。

皮爾斯振蕩電路正向接入比較器1，反向接入比較器2，使得比較器1 和2 的輸出波形相差180°相位，將兩者接入比較器3 中再次對波形整形。根據(jù)比較器的原理，每一級比較器都起到了整形電路的作用，可將振蕩電路輸出的正弦波整形成矩形波。

經(jīng)過比較器整形后，電路輸出的波形不夠完美，通過3 級CMOS 反相器，再次對輸出波形進行整形。反相器只需要輸入端達到一定的翻轉(zhuǎn)電壓，就能使輸出電平發(fā)生翻轉(zhuǎn)，故可在一定的電壓范圍內(nèi)實現(xiàn)電平移位。且最后一級反相器的W/L做得大些，可以增強整個晶振電路輸出的驅(qū)動能力。

通過比較器和反相器，晶振產(chǎn)生的正弦波被整形成了形狀良好且符合數(shù)字電壓域的方波[9]，可直接給數(shù)字電路提供時鐘輸入。整形及電平移位電路能夠輸出數(shù)字時鐘，且實現(xiàn)雙電壓域工作的功能。

圖4 整形及電平移位電路

4 仿真驗證

為了驗證本文設計的基于皮爾斯振蕩器的8 MHz 晶振電路能夠正常工作，且功耗相比傳統(tǒng)的晶振電路有所減小，采用宏力0.11 μm 的器件模型，用Cadence Spectre 仿真軟件進行仿真驗證。

4.1 瞬態(tài)仿真（tran）

在20 μs 時，對電源電壓VDD3P3和VDD1P5施加一個階躍信號，石英晶體兩端的信號XIN、XOUT和整體晶振電路輸出信號DOUT的波形如圖5 所示。

圖5 8 MHz 晶振電路的瞬態(tài)響應波形

仿真結果顯示，接入電路的晶體兩端XIN和XOUT在0.35 ms 后開始起振。正常工作時，晶振電路的瞬間最大電流為1.67 mA。經(jīng)計算，平均電流為350 μA?？梢酝ㄟ^調(diào)整偏置電路的輸出電壓來調(diào)整電路中的工作電流，但需綜合起振時間與工作電流考慮。波形的局部放大圖如圖6 所示。

石英晶體兩端XIN和XOUT上的波形接近正弦波。振蕩器的輸出幅度為3.3 V，頻率與正弦波的頻率一致，為8 MHz。比較電路輸出的波形為矩形波，通過幾級反相器整形，整體電路輸出端DOUT上的波形為方波，誤差為0.11%，輸出幅度變?yōu)?.5 V，頻率仍為8 MHz。典型條件下，晶振電路仿真參數(shù)如表2 所示。

圖6 8 MHz 晶振電路的瞬態(tài)響應波形局部放大圖

表2 8 MHz 晶振電路仿真參數(shù)總結

4.2 多工藝角仿真（PVT）

為驗證不同條件下的晶振工作情況，對設計好的晶振電路進行PVT 仿真。仿真結果見表3。

根據(jù)表3，可知起振時間的最小值為0.13 ms，最大值為0.38 ms；工作電流的最小值為107 μA，最大值為1380 μA；占空比的最小值為48.88%，最大值為52.59%。各個條件下的仿真結果都在典型值的合理誤差范圍內(nèi)，即晶振電路在各個工藝角下都能夠正常起振，且輸出波形的占空比誤差在±3%之內(nèi)。

文獻[5]的電路設計指標與設計電路的對比如表4所示。與該電路的設計指標相比，本文設計的8 MHz晶振電路工藝先進，起振時間短且工作電流小。本晶振電路擁有2 個工作電壓域，能夠?qū)崿F(xiàn)模擬電壓域到數(shù)字電壓域的電平移位，輸出的頻率波形為方波，且幅值為數(shù)字模塊的電壓域，應用于數(shù)?；旌想娐窌r，可直接用作數(shù)字電路的時鐘輸入，不需另加電路。

表3 8 MHz 晶振多工藝角仿真參數(shù)

表4 8 MHz 晶振電路設計指標與現(xiàn)有文獻對比

5 結論

本文在分析石英晶體等效電路和典型皮爾斯晶振電路的基礎上，設計了一款基于皮爾斯振蕩器的8 MHz 晶振電路。在該電路中，輸出時鐘波形為方波，滿足雙電壓域工作，且相較于其他晶振電路，本文設計的晶振電路功耗小，起振時間短；采用宏力0.11 μm的工藝模型，對晶振電路進行了瞬態(tài)分析及PVT 仿真。仿真結果顯示，振蕩器的振蕩頻率為8 MHz，工作電流為350 μA，起振時間為0.35 ms，輸出波形為1.5 V 幅值的方波，且占空比為49.89%。該電路可被應用于數(shù)?；旌螩MOS 集成電路，作為數(shù)字模塊的時鐘輸入。