張賀鑫，雷文禮，王雨婷

(延安大學(xué) 物理與電子信息學(xué)院，陜西 延安 716000)

0 引言

航天器通常處于高溫高壓的惡劣環(huán)境中，當(dāng)設(shè)備在飛行過(guò)程中發(fā)生故障時(shí)，會(huì)導(dǎo)致衛(wèi)星的輪控姿態(tài)會(huì)發(fā)生偏差，甚至轉(zhuǎn)速失控。因此，如何有效地探測(cè)航天器的失效狀態(tài)，已成為當(dāng)前研究的熱點(diǎn)之一[1]。當(dāng)前基于時(shí)域反射法設(shè)計(jì)的系統(tǒng)檢測(cè)和分析導(dǎo)體絕緣故障，但本系統(tǒng)采用的測(cè)量信號(hào)為窄電壓脈沖，易受原功率信號(hào)的影響，且僅適用于電纜故障離線檢測(cè)；基于頻域反射法設(shè)計(jì)的系統(tǒng)，通過(guò)被測(cè)電纜接收掃頻信號(hào)，利用傅立葉變換，測(cè)量反射信號(hào)峰值頻率，完成故障點(diǎn)的距離轉(zhuǎn)換。該系統(tǒng)能夠檢測(cè)和定位航空器電纜故障，但因?yàn)樗惴◤?fù)雜度較低，無(wú)法進(jìn)行實(shí)時(shí)檢測(cè)，只能離線運(yùn)行；基于非線性時(shí)間序列定位算法設(shè)計(jì)的系統(tǒng)，可以實(shí)現(xiàn)故障特征提取，從而實(shí)現(xiàn)光纖網(wǎng)絡(luò)故障的快速定位，已取得了一些研究成果，但是算法定位精度不高，實(shí)時(shí)性差。

針對(duì)上述問(wèn)題，設(shè)計(jì)了基于CPCI總線的航天器通信信號(hào)設(shè)備故障檢測(cè)系統(tǒng)。CPCI總線在操作系統(tǒng)、驅(qū)動(dòng)程序和應(yīng)用程序中，數(shù)據(jù)傳輸速度更快，具有高度開(kāi)放性、高可靠性和熱插拔能力。除了在通信和網(wǎng)絡(luò)中有廣泛地應(yīng)用之外，它也可用于實(shí)時(shí)系統(tǒng)控制，工業(yè)自動(dòng)化，實(shí)時(shí)數(shù)據(jù)采集，軍事系統(tǒng)等方面，以 CPCI總線結(jié)構(gòu)為基礎(chǔ)的設(shè)備，已經(jīng)廣泛應(yīng)用于航空航天領(lǐng)域的地面設(shè)備開(kāi)發(fā)。

1 系統(tǒng)總體框架設(shè)計(jì)

基于CPCI總線的航天器通信信號(hào)設(shè)備故障檢測(cè)系統(tǒng)總體框架主要采用標(biāo)準(zhǔn)CPCI箱體，中央處理機(jī)(CPU)采用普通板，其余功能模塊采用已投入生產(chǎn)的CPCI板[2]。系統(tǒng)以CPU板為控制板，主要負(fù)責(zé)各種功能板的軟件計(jì)算與硬件調(diào)度，系統(tǒng)總體框架如圖1所示。

圖1 系統(tǒng)總體框架圖

連接被測(cè)板和子適配器，連接子適配器和主適配器。主適配器主要控制PXI中的卡資源，并連接通用的PC終端。系統(tǒng)總體框架主要控制PXI中各板產(chǎn)生的響應(yīng)激勵(lì)信號(hào)以及從測(cè)量板獲得的響應(yīng)信號(hào)[3]。通過(guò)主適配器以及子適配器，將激勵(lì)信號(hào)添加到被測(cè)電路板上，并在電路板上添加標(biāo)識(shí)信號(hào)，實(shí)現(xiàn)系統(tǒng)故障的定位和識(shí)別。

2 系統(tǒng)硬件結(jié)構(gòu)設(shè)計(jì)

基于CPCI總線的航天器通信信號(hào)設(shè)備故障檢測(cè)系統(tǒng)硬件主要采用CPCI故障模擬模塊，通過(guò)RS232串行線控制注入機(jī)，利用故障注入器執(zhí)行故障注入CPCI總線，使用時(shí)鐘分配芯片傳輸時(shí)鐘信號(hào)，通過(guò)CPCI檢測(cè)板卡模塊，配合FPGA實(shí)現(xiàn)接口控制。

2.1 CPCI故障模擬模塊

CPCI故障模擬模塊通過(guò)RS232串行線對(duì)注入機(jī)的操作進(jìn)行控制。注入器嵌入在目標(biāo)設(shè)備與 CPCI底板之間，通過(guò)注入器可以對(duì)數(shù)據(jù)修改，從而實(shí)現(xiàn)故障注入[4]。CPCI故障模擬模塊結(jié)構(gòu)如圖2所示。

圖2 CPCI故障模擬模塊結(jié)構(gòu)圖

故障注入器負(fù)責(zé)故障注入的執(zhí)行，接收控制系統(tǒng)的參數(shù)和指令，根據(jù)用戶設(shè)定的參數(shù)將故障注入 CPCI總線，并將注入結(jié)果和總線狀態(tài)等相關(guān)信息反饋給控制軟件，供進(jìn)一步分析處理。FPGA邏輯是故障注入器硬件的重要組成部分，包括CPCI-to-CPCI橋IP核和故障注入邏輯[5]。橋接 IP核擴(kuò)展了目標(biāo)系統(tǒng)原有的 PCI總線；擴(kuò)展總線通常被稱為次總線，而擴(kuò)展總線被稱為主總線。CPCI-to-CPCI橋 IP核在主總線上只相當(dāng)于一臺(tái) PCI設(shè)備，而在此總線上可以支持更多設(shè)備[6]。

2.2 故障注入器

因?yàn)镃PCI故障注入程序包含一個(gè)CPCI-CPCI橋接邏輯，所以注入程序本身在總線主端作為CPCI設(shè)備運(yùn)行。總線主側(cè)注入器設(shè)計(jì)必須符合 CPCI設(shè)備設(shè)計(jì)規(guī)范；CPCI-CPCI橋接 IP核提供地址、數(shù)據(jù)、控制信號(hào)、獨(dú)立時(shí)鐘、中斷機(jī)制和總線仲裁機(jī)制，用于總線上的其它設(shè)備。二次注入器的總線設(shè)計(jì)必須符合 CPCI底板，為保證注射頭與靶板的正常工作，需根據(jù)有關(guān)規(guī)范進(jìn)行硬件設(shè)計(jì)[7]。故障注入器結(jié)構(gòu)主要包括 FPGA、CPCI插座、電源電路、通訊接口電路、時(shí)鐘電路和配置電路[8]。在FPGA工作時(shí)，F(xiàn)PGA包含CPCI-to-CPCI橋接IP核和故障注入邏輯，但是FPGA基于 SRAM技術(shù)，斷電后通常會(huì)丟失內(nèi)部邏輯。當(dāng)FPGA加電時(shí)，為了保存FPGA配置信息和自動(dòng)配置FPGA，就需要一個(gè)獨(dú)立的外部配置電路，這種組態(tài)電路通常使用 EEPROM作為組態(tài)芯片。

2.3 時(shí)鐘電路模塊

CPCI-to-CPCI橋接IP用于輸入端P_CLK和S_CLK分別為主端和副端的兩個(gè)同步時(shí)鐘域，時(shí)鐘信號(hào)需要同步，并且S_CLK的相位和頻率不得超過(guò)P_CLK。連接后，主機(jī)側(cè)時(shí)鐘信號(hào)的長(zhǎng)度應(yīng)為63.5 mm(±2.54 mm)，其他信號(hào)的長(zhǎng)度應(yīng)小于或等于63.5 mm。在第二端的每個(gè)擴(kuò)展插槽都需要一個(gè)獨(dú)立的時(shí)鐘信號(hào)，該信號(hào)由CPCI到CPCI橋接器通過(guò)時(shí)鐘分配芯片傳輸[9]。為減少時(shí)鐘信號(hào)支路的反射效應(yīng)，時(shí)鐘分配芯片必須將時(shí)鐘信號(hào)串入擴(kuò)展槽中，再加上終端電阻。與此同時(shí)，為了保證時(shí)鐘信號(hào)的同步，時(shí)鐘分布芯片與 FPGA的S_CLK輸入口必須具有相同長(zhǎng)度的時(shí)鐘跟蹤每個(gè)擴(kuò)展槽，每個(gè)擴(kuò)展槽的長(zhǎng)度為135～185 mm。二次側(cè)噴嘴設(shè)計(jì)有三個(gè)擴(kuò)張槽，但由于空間限制，只能實(shí)現(xiàn)其中一個(gè)擴(kuò)張槽。時(shí)鐘分配電路模塊結(jié)構(gòu)如圖3所示。

圖3 時(shí)鐘分配電路模塊結(jié)構(gòu)圖

2.4 CPCI檢測(cè)板卡模塊

使用CPCI接口芯片，配合 FPGA實(shí)現(xiàn)接口控制。FPGA+ CPCI接口芯片結(jié)構(gòu)如圖4所示。

圖4 FPGA+ CPCI接口芯片結(jié)構(gòu)圖

因?yàn)镃PCI總線是基于CPCI總線協(xié)議開(kāi)發(fā)的，所以它承接了CPCI總線上的所有信號(hào)，并且在通信過(guò)程中維護(hù)CPCI總線的所有電氣特性。CPCI接口芯片CPCI9054在 CPCI總線上完成 CPCI總線的部分功能，并可與各模塊 I/O端口及存儲(chǔ)器通信[10]。FPGA負(fù)責(zé)PCI9054與本機(jī)端口的通訊，實(shí)現(xiàn)CPCI本機(jī)定時(shí)控制。在CPCI總線上控制和管理觸發(fā)信號(hào)、參考時(shí)鐘和其它擴(kuò)展信號(hào)，以及執(zhí)行其它定時(shí)操作和控制。

3 系統(tǒng)軟件部分設(shè)計(jì)

對(duì)于軟件部分設(shè)計(jì)，當(dāng)發(fā)現(xiàn)故障時(shí)，如果運(yùn)行時(shí)間仍然不能滿足系統(tǒng)運(yùn)行要求，用戶可根據(jù)可靠性來(lái)判斷。若工作時(shí)間影響系統(tǒng)的工作要求，系統(tǒng)會(huì)自動(dòng)復(fù)位并重新初始化設(shè)備。系統(tǒng)故障處理邏輯流程如圖5所示。

圖5 系統(tǒng)故障處理邏輯流程圖

在任務(wù)開(kāi)始運(yùn)行時(shí)，兩個(gè)任務(wù)之間的時(shí)間間隔被設(shè)定為固定位置。按照設(shè)計(jì)任務(wù)運(yùn)行周期為32 ms，時(shí)鐘準(zhǔn)確度為微秒，因此，運(yùn)行周期的時(shí)間誤差在100 μs范圍內(nèi)。錯(cuò)誤大于100 μs小于1 ms，報(bào)警次數(shù)增加；錯(cuò)誤大于1 ms，軟件重新進(jìn)行初始化，完成對(duì)看門狗和任務(wù)的刪除和重構(gòu)。在任務(wù)級(jí)故障檢測(cè)方面，利用任務(wù)間的相互依賴關(guān)系實(shí)現(xiàn)任務(wù)間的相互檢測(cè)；在系統(tǒng)的整體運(yùn)行中，許多任務(wù)相互依賴，需要使用消息來(lái)交換信息。所以當(dāng)任務(wù) A運(yùn)行時(shí)，任務(wù) B是否發(fā)送了任務(wù) A需要的消息，任務(wù)級(jí)故障處理流程如圖6所示。

圖6 任務(wù)級(jí)故障處理流程圖

任務(wù) A啟動(dòng)后，首先從任務(wù) B獲取消息。如已成功獲得任務(wù) B的消息，則表明任務(wù) B工作正常，程序運(yùn)行正常。若某個(gè)獲取失敗，則程序繼續(xù)運(yùn)行，等待下一個(gè)獲取，然后再次讀取消息。若此時(shí)能成功取得訊息，警報(bào)會(huì)增加一次，繼續(xù)正常運(yùn)作。若仍未成功，則初始化任務(wù) B，并確保它在運(yùn)行前對(duì)所有相關(guān)變量進(jìn)行初始化。終端網(wǎng)工作站定期向總線控制器和系統(tǒng)芯片發(fā)送多路通信網(wǎng)的相關(guān)信息，主要通過(guò)CPCI總線控制芯片和傳輸通信信號(hào)分析處理系統(tǒng)芯片，并向終端網(wǎng)節(jié)點(diǎn)返回?zé)o疵點(diǎn)檢測(cè)結(jié)果。

在正常工作時(shí)間內(nèi)，如果終端系統(tǒng)接收不到上位機(jī)的確認(rèn)幀反饋，則可以確定故障區(qū)域。在多個(gè)通信網(wǎng)絡(luò)中檢測(cè)故障信號(hào)的關(guān)鍵是準(zhǔn)確識(shí)別故障信號(hào)中包含的異常信息。該系統(tǒng)的軟件算法部分在信息提取和噪聲過(guò)濾鏈路中，使用二次相關(guān)算法，可在信噪比較低的情況下使用該算法。該方法可以準(zhǔn)確估計(jì)多個(gè)網(wǎng)絡(luò)的延遲，并提取故障信號(hào)中包含的異常信息。分別以和對(duì)信號(hào)采集模塊采集的收發(fā)信號(hào)，設(shè)計(jì)了以下信號(hào)模型：

(1)

式(1)中,s(t)表示原始航天器通信信號(hào)；i表示信號(hào)采集次數(shù)；τi表示通信信號(hào)系數(shù)；n(t)表示故障檢測(cè)系統(tǒng)受到的噪聲影響函數(shù)。發(fā)射信號(hào)與接收信號(hào)兩者之間關(guān)系如下所示：

Rxy(U)=E[x(t)y(t+U)]

(2)

充分考慮故障檢測(cè)系統(tǒng)受到的噪聲影響因素，將發(fā)射信號(hào)與接收信號(hào)兩者之間關(guān)系改寫(xiě)為：

(3)

識(shí)別多通道通信網(wǎng)中所述發(fā)送信號(hào)和所述接收信號(hào)之間的關(guān)系，二次相關(guān)算法可以在低信噪比的情況下，提高網(wǎng)絡(luò)時(shí)延估計(jì)的準(zhǔn)確性，并且能夠準(zhǔn)確地提取多通道通信故障信號(hào)中包含的詳細(xì)信息，以定位和識(shí)別故障節(jié)點(diǎn)或連接，及時(shí)處理多通道網(wǎng)絡(luò)通訊故障，實(shí)現(xiàn)基于CPCI總線的航天器通信信號(hào)設(shè)備故障檢測(cè)系統(tǒng)設(shè)計(jì)。

4 系統(tǒng)調(diào)試

針對(duì)基于CPCI總線架構(gòu)的航天器通信信號(hào)設(shè)備故障檢測(cè)系統(tǒng)設(shè)計(jì)合理性，進(jìn)行系統(tǒng)調(diào)試分析。

4.1 CPCI串口卡故障注入實(shí)驗(yàn)環(huán)境

CPCI服務(wù)器通常用于工業(yè)控制領(lǐng)域的數(shù)據(jù)采集和生產(chǎn)設(shè)備狀態(tài)監(jiān)測(cè)。帶有 CPCI接口的串口卡是一種比較常用的外設(shè)，在 CPCI試驗(yàn)中，選擇研華micc-3392作為 CPCI試驗(yàn)機(jī)，用普通 PC作為控制機(jī)，進(jìn)行 CPCI故障注入試驗(yàn)。執(zhí)行故障注入控制軟件，通過(guò)RS232串行線連接故障注入器。CPCI串口卡故障注入實(shí)驗(yàn)環(huán)境如表1所示。

表1 CPCI串口卡故障注入實(shí)驗(yàn)環(huán)境

通過(guò) CPCI串行卡故障注入實(shí)驗(yàn)，MIC-3621串行卡插入噴射器，MIC-3392試驗(yàn)機(jī)外圍插槽插入噴射器。RS232串口與MIC-3621串口卡通過(guò)串口直接相連，串口調(diào)試助手軟件分別運(yùn)行于測(cè)試機(jī)和控制機(jī)上。

4.2 實(shí)驗(yàn)結(jié)果與分析

采集航天器通信信號(hào)，分別分析正常情況下和故障情況下信號(hào)曲線變化幅度，如圖7所示。

圖7 正常情況下和故障情況下信號(hào)曲線變化幅度

由圖7可知，正常情況下信號(hào)曲線變化幅度具有一定規(guī)律性，在3.5 s采集時(shí)間內(nèi)，信號(hào)最大為28 dB，最小為3.8 dB；而在故障情況下信號(hào)曲線變化幅度不具有規(guī)律性，在3.5 s采集時(shí)間內(nèi)，信號(hào)最大為28 dB，最小為1 dB。

基于此，分別基于時(shí)域反射法設(shè)計(jì)的系統(tǒng)、基于頻域反射法設(shè)計(jì)的系統(tǒng)、基于非線性時(shí)間序列定位算法設(shè)計(jì)的系統(tǒng)和基于CPCI的總線架構(gòu)設(shè)計(jì)的系統(tǒng)對(duì)這兩種情況下的信號(hào)曲線變化幅度展開(kāi)分析，結(jié)果如圖8、9所示。

圖8 不同系統(tǒng)正常情況下信號(hào)曲線變化幅度

圖9 不同系統(tǒng)故障情況下信號(hào)曲線變化幅度

由圖8可知，基于時(shí)域反射法設(shè)計(jì)的系統(tǒng)與實(shí)際信號(hào)采集周期不一致，但變化幅度一致，信號(hào)最大為26 dB，最小為9 dB；基于頻域反射法設(shè)計(jì)的系統(tǒng)與實(shí)際信號(hào)采集周期一致，信號(hào)最大為27 dB，最小為7 dB；基于非線性時(shí)間序列定位算法設(shè)計(jì)的系統(tǒng)與實(shí)際信號(hào)采集周期一致，信號(hào)最大為24 dB，最小為12 dB；使用基于CPCI總線架構(gòu)設(shè)計(jì)的系統(tǒng)與實(shí)際變化幅度一致，信號(hào)最大為28 dB，最小為3.8 dB。

由圖9可知，基于時(shí)域反射法設(shè)計(jì)的系統(tǒng)整體變化幅度呈下降趨勢(shì)，整體變化幅度不大，但整體與實(shí)際情況相差較大，信號(hào)最大為23 dB，最小為8 dB；基于頻域反射法設(shè)計(jì)的系統(tǒng)變化幅度上下波動(dòng)形式較大，信號(hào)最大為35 dB，最小為13 dB；基于非線性時(shí)間序列定位算法設(shè)計(jì)的系統(tǒng)比上述這兩種系統(tǒng)更貼近實(shí)際曲線變化幅度，但也與實(shí)際情況存在一定偏差，信號(hào)最大為28 dB，最小為9 dB；使用基于CPCI總線架構(gòu)設(shè)計(jì)的系統(tǒng)與實(shí)際變化幅度一致，信號(hào)最大為28 dB，最小為1 dB。

不同系統(tǒng)的通信設(shè)備故障信號(hào)檢測(cè)時(shí)間如圖10所示。

圖10 不同系統(tǒng)通信設(shè)備故障信號(hào)檢測(cè)時(shí)間

由圖10可知，基于時(shí)域反射法設(shè)計(jì)的系統(tǒng)的通信設(shè)備故障信號(hào)平均檢測(cè)時(shí)間為2.7 s，基于頻域反射法設(shè)計(jì)的系統(tǒng)的通信設(shè)備故障信號(hào)平均檢測(cè)時(shí)間為3.1 s，基于非線性時(shí)間序列定位算法設(shè)計(jì)的系統(tǒng)的通信設(shè)備故障信號(hào)平均檢測(cè)時(shí)間為3.5 s，而基于CPCI的總線架構(gòu)設(shè)計(jì)的系統(tǒng)的通信設(shè)備故障信號(hào)平均檢測(cè)時(shí)間僅為1.8 s，由此可知，基于CPCI總線架構(gòu)設(shè)計(jì)的系統(tǒng)的通信設(shè)備故障信號(hào)檢測(cè)時(shí)間較短，

通過(guò)上述內(nèi)容可知，使用基于CPCI總線架構(gòu)設(shè)計(jì)的系統(tǒng)能夠精準(zhǔn)檢測(cè)到通信設(shè)備故障信號(hào)，有效縮短通信設(shè)備故障信號(hào)檢測(cè)時(shí)間。

5 結(jié)束語(yǔ)

為提高當(dāng)前航天器通信信號(hào)設(shè)備故障檢測(cè)系統(tǒng)通信設(shè)備故障信號(hào)檢測(cè)精準(zhǔn)度，降低故障檢測(cè)時(shí)間，設(shè)計(jì)基于CPCI總線的航天器通信信號(hào)設(shè)備故障檢測(cè)系統(tǒng)。通過(guò)CPCI故障模擬模塊控制注入機(jī)，采用故障注入器執(zhí)行故障注入CPCI總線，使用時(shí)鐘分配芯片傳輸時(shí)鐘信號(hào)，運(yùn)用CPCI檢測(cè)板卡模塊，配合FPGA實(shí)現(xiàn)接口控制，完成系統(tǒng)硬件結(jié)構(gòu)設(shè)計(jì)，通過(guò)終端網(wǎng)工作站發(fā)送多路通信網(wǎng)相關(guān)信息，返回?zé)o疵點(diǎn)檢測(cè)結(jié)果，采用二次相關(guān)算法，提取多通道通信故障信號(hào)詳細(xì)信息，實(shí)現(xiàn)系統(tǒng)軟件部分設(shè)計(jì)。實(shí)驗(yàn)研究表明，基于CPCI總線的航天器通信信號(hào)設(shè)備故障檢測(cè)系統(tǒng)通信設(shè)備故障信號(hào)檢測(cè)精準(zhǔn)度較高，能夠有效縮短通信設(shè)備故障信號(hào)檢測(cè)時(shí)間。