劉月明 ，董 航

(1.武漢郵電科學(xué)研究院, 武漢 430074； 2.烽火通信科技股份有限公司, 武漢 430074)

0 引 言

以太網(wǎng)中需要時(shí)間戳同步功能，時(shí)間的精確同步能保證以太網(wǎng)傳輸中實(shí)時(shí)獲取數(shù)據(jù)的準(zhǔn)確性。但以太網(wǎng)傳輸過程中傳輸延時(shí)會受到諸多因素的影響，比如通道時(shí)鐘切換、數(shù)據(jù)位寬變換以及物理編碼子層(Physical Coding Sublayer，PCS)對準(zhǔn)標(biāo)記(Alignment Marker，AM)碼插入等處理方式。為了保證時(shí)鐘的精確同步，應(yīng)盡可能地消除不確定延時(shí)的影響。IEEE1588定義為為網(wǎng)絡(luò)測量和控制系統(tǒng)提供精確時(shí)鐘同步協(xié)議的標(biāo)準(zhǔn)，簡稱為1588協(xié)議或精確時(shí)間協(xié)議(Precision Time Protocol，PTP)[1]。協(xié)議分為1588v1和1588v2兩個(gè)版本，1588v1只能達(dá)到微秒級的時(shí)間同步精度，而1588v2的時(shí)間同步精度可達(dá)到納秒量級。應(yīng)用了PTP的網(wǎng)絡(luò)稱為PTP域[2]。網(wǎng)絡(luò)中可能含有多個(gè)PTP域，PTP域是獨(dú)立PTP時(shí)鐘同步系統(tǒng)[3]，一個(gè)PTP域內(nèi)有且只有一個(gè)時(shí)鐘源，域內(nèi)的所有設(shè)備都與該時(shí)鐘源保持同步[4]，在一個(gè)特定的PTP域網(wǎng)絡(luò)中，由于只能存在一個(gè)主時(shí)鐘，其他時(shí)鐘都是從屬的關(guān)系，所以整個(gè)系統(tǒng)中的最高級別時(shí)鐘(Grand Master Clock，GMC)[5]有著最好的穩(wěn)定性和精確性。通常這個(gè)GMC的時(shí)間通過全球定位系統(tǒng)(Global Positioning System，GPS)或銫原子鐘來獲取，網(wǎng)絡(luò)中的其他從時(shí)鐘都與這個(gè)主時(shí)鐘保持同步。

本文提出了一種提高以太網(wǎng)傳輸中時(shí)間戳[6]精度的方法——均勻包絡(luò)速率刻畫。該方法在一定程度上能夠提高時(shí)間戳精度，使數(shù)據(jù)傳輸中的延時(shí)抖動(dòng)保持在± 20 ns的范圍內(nèi)，從而達(dá)到時(shí)鐘同步的效果。

1 IEEE1588v2協(xié)議同步原理

PTP是IEEE1588的核心協(xié)議，設(shè)備之間通過運(yùn)行PTP使主從設(shè)備時(shí)鐘交互PTP報(bào)文，傳遞報(bào)文的發(fā)送和接收的精確時(shí)戳，從而實(shí)現(xiàn)時(shí)間和頻率的同步。PTP支持兩種延時(shí)測量機(jī)制：延時(shí)請求-響應(yīng)機(jī)制和點(diǎn)對點(diǎn)[7]延時(shí)機(jī)制。圖1所示為延時(shí)請求-響應(yīng)機(jī)制[7]。

圖1 PTP延時(shí)請求-響應(yīng)機(jī)制報(bào)文交互[7]

主設(shè)備周期性地發(fā)送Sync報(bào)文，如果Sync報(bào)文中包括發(fā)送此報(bào)文的時(shí)間戳t1且不再發(fā)Follow_up報(bào)文則稱作單步時(shí)鐘模式，如果隨后在發(fā)送Follow_up報(bào)文中記錄發(fā)送Sync報(bào)文的精確時(shí)間戳，則稱為兩步時(shí)鐘模式。從設(shè)備收到Sync或Follow_up報(bào)文后記錄下時(shí)間t1(Sync發(fā)出時(shí)間)和Sync消息的到達(dá)時(shí)間t2。從設(shè)備在t3時(shí)刻發(fā)送Delay_Req報(bào)文，主設(shè)備在t4時(shí)刻收到此報(bào)文，并將此t4時(shí)間放在Delay_Resp報(bào)文中發(fā)給從設(shè)備[8]，從設(shè)備記錄下t3和t4時(shí)間。從設(shè)備時(shí)鐘根據(jù)4個(gè)時(shí)間信息計(jì)算出兩個(gè)時(shí)鐘的偏差和傳輸延遲。假設(shè)主從時(shí)鐘節(jié)點(diǎn)之間的消息往返延遲是對稱的，即t-ms=t-sm，則有從時(shí)鐘與主時(shí)鐘的時(shí)間偏差為Offset=[(t2-t1)+(t3-t4)]/2；從時(shí)鐘與主時(shí)鐘之間的傳輸延遲為Delay=[(t2-t1)+(t4-t3)]/2。 根據(jù)以上結(jié)果對從時(shí)鐘進(jìn)行補(bǔ)償[9]和校正，就可以達(dá)到從時(shí)鐘與主時(shí)鐘同步的目的了。但傳輸延遲會受到很多因素的影響，發(fā)生不確定的抖動(dòng)，影響時(shí)鐘同步。

2 以太網(wǎng)PCS參考模型

100 G BASE-R PCS和上層協(xié)調(diào)子層(Reconciliation Sublayer，RS)的接口由媒體獨(dú)立接口(100 Gbit/s Media Independent Interface，CGMII)提供，與下層物理介質(zhì)接入層(Physical Medium Attachment，PMA)接口使用PMA服務(wù)接口[10]。100 G BASE-R PCS與其他相關(guān)子層的關(guān)系如圖2所示[11]。由圖可知，100 G BASE-R PCS位于RS(通過CGMII接口)[12]和PMA子層之間。該模塊主要完成將經(jīng)過完善定義的以太網(wǎng)媒體接入控制(Media Access Control,MAC)功能映射到現(xiàn)存編碼和物理層信號系統(tǒng)的功能上去[13]。

圖2 100 G BASE-R PCS內(nèi)部邏輯框圖[11]

數(shù)據(jù)在編碼和加擾之后，會分配到多個(gè)PCS通道，按照通道序號從低到高的順序依次放入66 bit的數(shù)據(jù)塊[14]，此方式將支持PCS與物理介質(zhì)相關(guān)子層(Physical Medium Dependent,PMD)或附件單元接口(100 Gbit/s Attachment Unit Interface，CAUI)中的多通道進(jìn)行對接。100 G BASE-R PCS將66 bit數(shù)據(jù)塊分配到20個(gè)通道，并按照通道序號從小到大的順序依次排放[15]，100 G BASE-R PCS總共有20個(gè)通道，采用輪詢方式，第0個(gè)66 bit數(shù)據(jù)塊放在0通道，第1個(gè)66 bit數(shù)據(jù)塊放在1通道，以此類推，第n-1個(gè)66 bit數(shù)據(jù)塊放在n-1通道，完成第一輪通道分配后，第n個(gè)66 bit數(shù)據(jù)塊放在0通道，以此類推，第2n-1個(gè)66 bit數(shù)據(jù)塊放在n-1通道，如圖3所示[11]。在本文中，圖3中n的取值為20。

圖3 100 G BASE-R PCS通道分配圖[11]

為了在PCS接收端對各個(gè)獨(dú)立通道的信號進(jìn)行糾偏和重新排序，需要在每個(gè)通道中插入對齊標(biāo)識即AM[11]碼。對齊標(biāo)識是一個(gè)特殊的66 bit數(shù)據(jù)塊，其同步頭與控制碼字的相同，如圖4所示[11]。

圖4 對齊碼插入示意圖[11]

位寬變換以及AM碼的插入會增加數(shù)據(jù)流量，從而影響傳輸鏈路中的時(shí)延。此外，在100 G BASE-R PCS中存在多個(gè)時(shí)鐘域，時(shí)鐘的切換要通過異步先入先出(First Input First Output,FIFO)隊(duì)列來實(shí)現(xiàn)，而讀寫時(shí)鐘頻率不一致會導(dǎo)致FIFO水線的抖動(dòng)，從而影響傳輸鏈路中的時(shí)延，導(dǎo)致PTP幀中獲取的時(shí)戳存在不確定抖動(dòng)，難以實(shí)現(xiàn)時(shí)鐘的精確同步。

3 均勻包絡(luò)速率刻畫方法的基本原理

100 Gbit/s以太網(wǎng)傳輸對時(shí)間的精度要求如圖5所示。由圖可知，傳輸過程中存在無法消除的固定時(shí)延，分布在圖中的4個(gè)點(diǎn)，具體的時(shí)延如下：

圖5 100 G BASE-R PCS時(shí)間戳相關(guān)結(jié)構(gòu)圖

(1) 發(fā)送時(shí)間戳采集，異步時(shí)鐘引入，目前為8 ns；

(2) 發(fā)送Serdes并/串轉(zhuǎn)換引入一個(gè)并行時(shí)鐘周期；

(3) 接收Serdes串/并轉(zhuǎn)換引入一個(gè)并行時(shí)鐘周期；

(4) 接收時(shí)間戳采集，異步時(shí)鐘引入，目前為8 ns。

影響時(shí)鐘同步的主要原因是FIFO水線抖動(dòng)導(dǎo)致的時(shí)戳抖動(dòng)。

針對上述時(shí)間戳抖動(dòng)問題，提出了解決方案。通過在傳輸鏈路中加入均勻包絡(luò)速率刻畫模塊，均勻包絡(luò)速率刻畫模塊刻畫均勻的數(shù)據(jù)包絡(luò)保證在任意單位時(shí)間內(nèi)傳輸?shù)牧髁繛楹愣ㄖ担瑥亩ＷCFIFO及隨機(jī)存取存儲器(Random Access Memory,RAM)讀寫穩(wěn)定。當(dāng)FIFO和RAM讀寫趨于穩(wěn)定，F(xiàn)IFO水線保持穩(wěn)定時(shí)，在傳輸?shù)臄?shù)據(jù)幀中打入攜帶時(shí)間戳信息的PTP幀，這樣能夠就保證傳輸鏈路中的時(shí)延穩(wěn)定性，消除不確定延時(shí)。數(shù)據(jù)包絡(luò)的均勻化程度會決定時(shí)間戳的精度，在設(shè)計(jì)中對數(shù)據(jù)包絡(luò)的均勻化程度要求較高，為了提高時(shí)間戳精度，需要均勻包絡(luò)速率刻畫模塊刻畫出均勻性較好的數(shù)據(jù)包絡(luò)。下面對不均勻數(shù)據(jù)包絡(luò)和均勻速率包絡(luò)兩種情形下的時(shí)間戳精度展開分析。

圖6 非均勻包絡(luò)數(shù)據(jù)流

分析可知，R為定值，數(shù)值S1、S2、S3和S4不同，所以相鄰時(shí)間戳之間的延時(shí)Δt也會不同，即時(shí)間戳發(fā)生抖動(dòng)。為了有效消除時(shí)間戳抖動(dòng)，加入了均勻速率包絡(luò)刻畫模塊，如圖5所示。均勻速率包絡(luò)刻畫模塊能刻畫均勻的數(shù)據(jù)包絡(luò)，所以，MAC發(fā)送模塊輸出的數(shù)據(jù)有效包絡(luò)是均勻分布的，如圖7所示，Ts間隔內(nèi)的valid信號有效時(shí)長是固定的，Ts時(shí)間間隔內(nèi)的流量S1、S2、S3和S4為固定值，則時(shí)間戳間隔Δt1=Δt2=Δt3=Δt4，這樣，相鄰時(shí)間戳之間的延時(shí)會是固定的，所以消除了時(shí)間戳抖動(dòng)，達(dá)到了時(shí)鐘同步的效果。

圖7 均勻包絡(luò)數(shù)據(jù)流

4 驗(yàn)證結(jié)果

為了驗(yàn)證均勻包絡(luò)速率刻畫方法的效果，在實(shí)驗(yàn)室中進(jìn)行了測試，跟蹤記錄了12個(gè)時(shí)間戳，采集了12組數(shù)據(jù)，分別計(jì)算出時(shí)間戳差值Inout_delay。未進(jìn)行均勻包絡(luò)速率刻畫時(shí)，記錄到的時(shí)間戳差值信息如表1所示。

表1 非均勻包絡(luò)速率刻畫的時(shí)間戳延時(shí)表

由表可知，非均勻包絡(luò)速率刻畫的數(shù)據(jù)流輸入和輸出的時(shí)間戳差值即Inout_delay值抖動(dòng)較大，時(shí)間戳抖動(dòng)處于±40 ns范圍之內(nèi)。此次設(shè)計(jì)中，要求時(shí)間戳抖動(dòng)處于±20 ns范圍之內(nèi)，非均勻數(shù)據(jù)包絡(luò)無法滿足時(shí)間戳精度要求，如圖8所示，圖中的點(diǎn)較為分散，抖動(dòng)幅度較大，無法保證時(shí)鐘的精確同步。

圖8 非均勻包絡(luò)速率刻畫的時(shí)間戳的延時(shí)

在設(shè)計(jì)中加入了均勻包絡(luò)速率刻畫模塊后，MAC發(fā)送模塊輸出的數(shù)據(jù)有效包絡(luò)為均勻分布，同樣采集了12組時(shí)間戳數(shù)據(jù)，計(jì)算出Inout_delay，實(shí)驗(yàn)得到的數(shù)據(jù)如表2所示。

表2 均勻包絡(luò)速率刻畫的時(shí)間戳延時(shí)表

由表可知，均勻包絡(luò)速率刻畫的數(shù)據(jù)流輸入和輸出的時(shí)間戳差值即Inout_delay值抖動(dòng)較小，時(shí)間戳抖動(dòng)處于±20 ns范圍之內(nèi)，實(shí)現(xiàn)了設(shè)計(jì)要求。如圖9所示，圖中的點(diǎn)抖動(dòng)幅度較小，抖動(dòng)消除效果較為明顯，能達(dá)到時(shí)鐘同步的效果。

圖9 均勻包絡(luò)速率刻畫的時(shí)間戳的延時(shí)

由實(shí)驗(yàn)結(jié)果可知，設(shè)計(jì)中加入均勻包絡(luò)速率刻畫模塊后，均勻的數(shù)據(jù)包絡(luò)使得傳輸鏈路中的時(shí)間戳抖動(dòng)大大降低了，時(shí)間戳精度得到了明顯提升，這為設(shè)計(jì)中數(shù)據(jù)的精確傳輸和接收提供了重要保障。

5 結(jié)束語

以太網(wǎng)對時(shí)鐘同步精度要求很高，但以太網(wǎng)傳輸中諸多因素會影響時(shí)鐘同步，時(shí)鐘切換和數(shù)據(jù)位寬變換引起的時(shí)間戳抖動(dòng)會嚴(yán)重影響到時(shí)間的同步。針對這一問題，本文提出了均勻包絡(luò)速率刻畫的方法，通過刻畫均勻的數(shù)據(jù)包絡(luò)，保證了相同時(shí)間間隔內(nèi)數(shù)據(jù)流量的穩(wěn)定，從而保證了相鄰時(shí)間戳之間延時(shí)的穩(wěn)定，消除了時(shí)間戳的抖動(dòng)。由實(shí)驗(yàn)數(shù)據(jù)可知，均勻包絡(luò)速率刻畫方法能夠很好地消除時(shí)間戳抖動(dòng)，達(dá)到時(shí)鐘精確同步的效果，提高了時(shí)間戳精度，對以太網(wǎng)傳輸中時(shí)鐘的精確同步有著重要的作用。這種方法對數(shù)據(jù)包絡(luò)的均勻性有著嚴(yán)格的要求，為了更好地提高時(shí)間戳精度，需要均勻速率刻畫模塊刻畫出均勻性較好的數(shù)據(jù)包絡(luò)。