程 琛， 劉麗虹， 夏 冬， 顧炯炯， 李全兵

（江蘇長(zhǎng)電科技股份有限公司， 江蘇 無錫 214437）

1 引言

毫米波技術(shù)的研究起步很早，軍事用途的研究最早可以追溯到二戰(zhàn)結(jié)束前后。 近年來隨著5G 通信標(biāo)準(zhǔn)的商業(yè)化，毫米波應(yīng)用正變得越來越熱門。 5G 的數(shù)據(jù)傳輸速率可超過10 Gbps， 是4G LTE 標(biāo)準(zhǔn)的100倍。 為了實(shí)現(xiàn)如此高速的傳輸，5G 網(wǎng)絡(luò)需要支持毫米波頻段以獲得更寬的帶寬。 與此相對(duì)應(yīng)，在毫米波封裝上，封裝設(shè)計(jì)必須考慮更多的因素，嘗試更多的方法，必須仔細(xì)設(shè)計(jì)和優(yōu)化走線、Pad 和過孔，使之不會(huì)妨礙到芯片上的射頻設(shè)計(jì)。 早先的軍用毫米波產(chǎn)品大多采用陶瓷或者金屬封裝，這些封裝擁有很好的可靠性，但是成本很高，并不適合民用市場(chǎng)[1]。 于是使用其他封裝形式實(shí)現(xiàn)毫米波的研究如雨后春筍一般興起。例如，文獻(xiàn)[2]中，NXP 半導(dǎo)體研究了一種FOWLP（Fan Out Wafer Level Package）的毫米波封裝；高通最新的QTM527 毫米波模組中則使用了SoC （System on Chip）封裝形式，通過模組整合的方式有效控制尺寸，將射頻收發(fā)器、前端器件和天線陣列都集成了進(jìn)去。

可以看出， 在現(xiàn)有的民用毫米波封裝產(chǎn)品中，先進(jìn) 封 裝 例 如 WLCSP （Wafer Level Chip Scale Package）、SoC 等占了主體。對(duì)于部分結(jié)構(gòu)較簡(jiǎn)單的毫米波器件封裝來說，先進(jìn)封裝成本仍然偏高。 因此，本文選擇了傳統(tǒng)的LGA（Land Grid Array） 封裝進(jìn)行設(shè)計(jì)，通過對(duì)走線、焊盤和過孔結(jié)構(gòu)的仔細(xì)優(yōu)化，達(dá)成了設(shè)計(jì)目標(biāo)，并實(shí)現(xiàn)了產(chǎn)品性能與成本的良好平衡。

2 S 參數(shù)含義與分析

由于頻率很高， 本文中使用S 參數(shù)（Scatter Parameter，散射參數(shù)）來表征互聯(lián)的信號(hào)質(zhì)量。 S 參數(shù)是一種高頻下描述元器件的射頻電氣行為的工具，其通過元器件對(duì)入射信號(hào)作出“ 反應(yīng)”即散射后，從元器件外部“ 散射”出可測(cè)量的物理量來對(duì)其進(jìn)行描述。

常用的S 參數(shù)表達(dá)式為Sij，含義為從j 口注入，在i 口測(cè)得的能量。 以一個(gè)4 端口網(wǎng)絡(luò)為例，S 參數(shù)可以分成以下幾類。

S11、S22、S33、S44：在工程上稱為回波損耗，表示互聯(lián)結(jié)構(gòu)對(duì)信號(hào)的反射， 它是由于阻抗不匹配而引起的。這種阻抗不匹配可以由驅(qū)動(dòng)源、傳輸線和負(fù)載的阻抗不同引起，也可由傳輸線的不連續(xù)（過孔、短截線）以及腔體諧振等因素引起。 另外，返回路徑不連續(xù)等因素也會(huì)導(dǎo)致阻抗不連續(xù)[3]。

S21、S12、S34、S43：從端口進(jìn)入的信號(hào)并不能完整無損地到達(dá)互聯(lián)結(jié)構(gòu)的末端，S21即表示從端口2 出來的正弦波和從端口1 進(jìn)入的正弦波的比值，工程上稱為插入損耗。 互聯(lián)通道產(chǎn)生插入損耗主要有以下幾種[4]：

（1）金屬電阻性損耗，較長(zhǎng)的電流路徑與趨膚效應(yīng)使得電流橫截面減小，都會(huì)使得電流感受到的阻抗增加，從而增加金屬電阻性損耗；

（2）介質(zhì)的極化損耗，交流電場(chǎng)使得介質(zhì)中的電偶極子極化方向不斷變化，也需要消耗能量；

（3）信號(hào)反射引起的損耗；

（4）和鄰近傳輸線發(fā)生耦合而導(dǎo)致部分能量傳遞到鄰近傳輸線；

（5）輻射損耗。

從插入損耗的來源可以看出， 通過優(yōu)化回波損耗，可以改善（3）；通過優(yōu)化串?dāng)_，可以改善（4）和（5）；（1）和（2）可以通過使用高速板材、減少封裝走線長(zhǎng)度實(shí)現(xiàn)。 這是由于高速板材介電常數(shù)和損耗角正切參數(shù)均較低， 低介電常數(shù)在同樣阻抗的規(guī)格下走線會(huì)更寬，有利于增大電流的截面積，降低電流感受到的阻抗；低損耗角正切有利于減小介質(zhì)極化損耗。

S13、S31、S24、S42為近端串?dāng)_，S14、S41、S23、S32表示遠(yuǎn)端串?dāng)_，統(tǒng)稱為串?dāng)_。 串?dāng)_的大小與互聯(lián)線間耦合長(zhǎng)度、線間距、信號(hào)上升時(shí)間、介質(zhì)厚度、介電常數(shù)等因素都有關(guān)系[5]。 但對(duì)于本案例而言，由于多個(gè)參數(shù)已經(jīng)確定，并不能在后續(xù)優(yōu)化中起到作用。

3 毫米波通道設(shè)計(jì)與優(yōu)化

3.1 案例設(shè)計(jì)要求

該案例的設(shè)計(jì)要求是在0～30 GHz 頻段上都滿足表1 所列信號(hào)質(zhì)量的要求。

表1 案例設(shè)計(jì)要求

按照以上的分析思路，在具體設(shè)計(jì)上，為適應(yīng)毫米波苛刻的要求，先期就已經(jīng)采取了如下的措施：

（1）選用較能適應(yīng)高頻的FC-LGA 4 層板設(shè)計(jì)，使用倒裝凸點(diǎn)連接取代引線鍵合，形成最短電路，提升高頻適應(yīng)性；

（2） 采用介電常數(shù)/損耗角均較小的高速高頻板材（介電常數(shù)/ 損耗角正切：3.4/0.003@10 GHz），為此使用了成本較高的無芯基板工藝；

（3）走線已經(jīng)全部進(jìn)行50 Ω 阻抗管控，最小化信號(hào)在走線上的反射。

本案例使用HFSS 軟件進(jìn)行優(yōu)化工作， 掃頻頻段為0～50 GHz。待優(yōu)化的毫米波通道有兩種，Net1～Net4為短直走線，Net5 為長(zhǎng)彎走線，如圖1 所示。

圖1 待優(yōu)化毫米波通道結(jié)構(gòu)圖

初版設(shè)計(jì)使用HFSS 軟件仿真后的信號(hào)質(zhì)量如表2 所示。

表2 優(yōu)化前回波損耗/ 插入損耗結(jié)果

由表2 可以看出， 上述措施并不足以滿足毫米波產(chǎn)品電性能的要求，需要進(jìn)行進(jìn)一步優(yōu)化。

3.2 毫米波通道優(yōu)化

毫米波通道優(yōu)化流程可以分成以下幾個(gè)步驟：?jiǎn)栴}定位→制定針對(duì)性優(yōu)化策略→設(shè)置優(yōu)化變量并建模→執(zhí)行相關(guān)項(xiàng)目?jī)?yōu)化（回?fù)p、串?dāng)_）→判斷優(yōu)化是否達(dá)標(biāo)→優(yōu)化完成。 如圖2 所示。

圖2 毫米波通道優(yōu)化流程

使用HFSS 的時(shí)域求解功能求解TDR（時(shí)域反射）以期定位阻抗不連續(xù)點(diǎn)。 由于TDR 存在分辨率的概念，TDR 分辨率公式如下所示：

式中，RTDR為TDR 的分辨率，C 為光速，Trise為信號(hào)上升時(shí)間，ε 為板材的介電常數(shù)。

考慮到最長(zhǎng)的通道Net5 總長(zhǎng)僅約1.5 mm， 需要獲得較高的TDR 分辨率。綜合分辨率與求解速度的考慮，設(shè)置TDR 上升沿為3 ps，獲得的TDR 結(jié)果圖如圖3 所示。

可以看到在一個(gè)50 Ω 阻抗區(qū)域的兩側(cè)，有兩個(gè)明顯的阻抗偏低區(qū)域（見圖4）。 由于初版設(shè)計(jì)時(shí)已經(jīng)對(duì)走線進(jìn)行了阻抗管控，因此可以看出，初版設(shè)計(jì)中的反射主要來源于過孔區(qū)域偏低的阻抗，設(shè)法提高過孔區(qū)域的阻抗將成為一個(gè)重要的優(yōu)化方向，于是制定如下優(yōu)化策略：

（1）減小過孔的阻抗不連續(xù)段的長(zhǎng)度。初始設(shè)計(jì)為L(zhǎng)GA 4 層板設(shè)計(jì)，修改為3 層板；

（2）盡量增加過孔區(qū)域的阻抗，核心策略是增大過孔周圍的反焊盤，以期減小過孔與周圍參考地之間的電容，增大電感，根據(jù)特性阻抗公式：

可以有效地增加過孔區(qū)域的阻抗。 基于此思路，對(duì)Net1～Net4 和Net5 通 道 分 別 進(jìn) 行 優(yōu) 化。 對(duì) 通 道Net1～Net4 的過孔區(qū)域設(shè)置優(yōu)化變量，見表3 和圖5。

圖4 阻抗不連續(xù)區(qū)域（圖中紅字標(biāo)示處）示意圖

表3 通道Net1～Net4 過孔區(qū)域優(yōu)化變量設(shè)置

圖5 Net1～Net4 通道優(yōu)化變量示意圖

對(duì)于Net5 通道則不能使用這種方案。 由圖6 可見，通道Net5 凸點(diǎn)周圍分布著6 個(gè)地凸點(diǎn)，無法使用改變反焊盤半徑調(diào)節(jié)過孔阻抗的方法，因此需要改變優(yōu)化策略，使用阻抗變換線來進(jìn)行阻抗匹配，且設(shè)計(jì)為漸變阻抗匹配線來獲得更好的寬帶匹配性能。

圖6 通道Net5 過孔分布的地凸點(diǎn)（圖中高亮處）

使用阻抗變換線重新建模后的Net5 如圖7 所示。通道Net5 過孔區(qū)域優(yōu)化變量設(shè)置見表4。

圖7 使用了阻抗變換線重新建模后的Net5 通道

表4 通道Net5 過孔區(qū)域優(yōu)化變量設(shè)置

優(yōu)化前后過孔對(duì)比如圖8 所示， 可見優(yōu)化后過孔密度加大，直徑增加且交錯(cuò)排布。

圖8 優(yōu)化前后過孔對(duì)比

如前所述，互連線間耦合長(zhǎng)度、線間距、信號(hào)上升時(shí)間、介質(zhì)厚度、介電常數(shù)等因素都會(huì)影響串?dāng)_的大小。 但案例中封裝布局、工作頻率、介質(zhì)厚度和材料參數(shù)都已經(jīng)確定（該案例對(duì)封裝總厚度有要求），這些參數(shù)都不能作為優(yōu)化的方向，因此最終決定優(yōu)化地過孔排布， 使用地過孔的優(yōu)化排列盡可能屏蔽信號(hào)串?dāng)_，優(yōu)化方案如下：

（1）加密地過孔，在滿足工藝允許孔間距要求的基礎(chǔ)上盡量增加過孔密度；

（2）優(yōu)化地過孔排列方式，第二排過孔盡量放置在第一排過孔之間，如圖7 所示；

（3） 在工藝允許范圍內(nèi)加大過孔直徑， 從80 μm增加到了100 μm。

4 優(yōu)化結(jié)果與分析

回波損耗/插入損耗優(yōu)化后結(jié)果如表5 所示。

表5 優(yōu)化后回波損耗/ 插入損耗結(jié)果

串?dāng)_優(yōu)化前后結(jié)果如表6、表7 所示。

分析優(yōu)化結(jié)果可見：

（1）優(yōu)化前后回?fù)p、插損都得到極大提高，回?fù)p提升10 dB 以上，使用了漸變匹配線的Net5 全頻段內(nèi)提升達(dá)到13 dB； 插損從-0.5 dB 左右減小到-0.2 dB 以下。 兩項(xiàng)指標(biāo)均滿足設(shè)計(jì)要求。

（2）由于重點(diǎn)優(yōu)化了Net5 周圍的過孔排布，之前未通過的Net1、Net4 與Net5 之間的串?dāng)_明顯改善，其他網(wǎng)絡(luò)之間的結(jié)果略有提升，最終優(yōu)化的結(jié)果同樣達(dá)到了設(shè)計(jì)要求。

表6 優(yōu)化前串?dāng)_結(jié)果

表7 優(yōu)化后串?dāng)_結(jié)果

5 總結(jié)

如前所述，使用傳統(tǒng)封裝要達(dá)成毫米波頻段的優(yōu)化目標(biāo)， 需要同時(shí)在封裝形式/板材和局部結(jié)構(gòu)等多方面進(jìn)行針對(duì)性的設(shè)計(jì)和優(yōu)化：

（1）封裝形式/板材使用FC-LGA 封裝，最短化信號(hào)路徑；板材選用高頻高速基板，走線全部進(jìn)行50 Ω阻抗管控，以期在優(yōu)化前就達(dá)到較好的基礎(chǔ)性能。

（2）在重點(diǎn)信號(hào)的優(yōu)化上，通過對(duì)一切可能影響到過孔阻抗的結(jié)構(gòu)進(jìn)行參數(shù)化建模并優(yōu)化，以期平滑過孔與走線間的阻抗差異來達(dá)到減小反射的目的；通過優(yōu)化地過孔排列來優(yōu)化串?dāng)_。