宋愛武， 李富華， 黃祥林， 孫 波

(1.蘇州大學， 江蘇 蘇州 215000； 2.坤元微電子有限公司， 江蘇 蘇州 215000)

1 引言

上電復位電路是部分數(shù)字和混合信號集成電路的重要組成部分，它可以用于控制和初始化模擬和數(shù)字電路中的各種節(jié)點。 通常在電源斜坡上升期間，輸出的POR 信號保持低電平，當電源達到閾值，輸出的POR 信號翻轉為高電平，電源的閾值可通過特定電路來控制[1-2]。 文獻[3]使用一種新結構的POR 電路，利用帶隙基準電路的電流動態(tài)特性和外加比較器的電路結構設計了性能良好的POR 電路。為了減小電路面積和功耗，提高電路的可靠性和簡易性，本文通過改進文獻[3]的電路，設計了一種基于Brokaw 帶隙基準、無比較器結構、 性能良好且?guī)нt滯功能的上電復位電路。

2 傳統(tǒng)上電復位電路的結構和問題

傳統(tǒng)簡單結構的上電復位電路如圖1 所示。 該電路由N 個二極管連接的NMOS 管作為充電鉗位電路，在上電過程中，當電源電壓低于N 個NMOS 管的閾值電壓，POR 信號為低電平，不能產(chǎn)生復位信號；當電源電壓高于N 個NMOS 管的閾值電壓，NMOS 管都導通， 電容開始充電，A 點電壓升高到反相器的翻轉電壓，POR 信號翻轉為高電平，上電復位結束。 傳統(tǒng)帶比較器的上電復位電路如圖2 所示， 采用2 個電阻分壓的方法對電源電壓采樣，用比較器對采樣電壓和基準電壓進行比較， 采樣電壓大于基準電壓，POR 信號翻轉為高電平，實現(xiàn)了精準復位的功能。

圖1 傳統(tǒng)簡單結構的上電復位電路

圖2 傳統(tǒng)帶比較器結構的上電復位電路

采用圖1 傳統(tǒng)簡單結構的上電復位電路，NMOS管的閾值電壓受到溫度和工藝的影響很大，電路不能精確判斷復位點的電源電壓。多個NMOS 級聯(lián)使得電路不適合在低壓下工作，如果電源電壓過低則不能產(chǎn)生復位信號。 采用圖2 傳統(tǒng)帶比較器結構的上電復位電路，比較器模塊會增大電路的面積，產(chǎn)生一定的功耗。 綜合2 種傳統(tǒng)電路的優(yōu)缺點，本設計基于Brokaw帶隙基準產(chǎn)生受溫度影響較小的基準電壓，用此電壓作為電路的復位判斷電壓，使用電阻對電源電壓進行采樣，本文無需使用比較器對采樣電壓和基準電壓進行比較， 采用了帶隙基準電路的電流動態(tài)特性比較2種電壓，實現(xiàn)了電路的精確復位。

3 電路設計與分析

3.1 帶隙基準電路的電流動態(tài)特性分析

Brokaw 帶隙基準電路如圖3 所示，PMOS 管M1、M2構成電流鏡，鏡像電流比值為1，NPN 三級管Q1、Q2和電阻R6、R7組成Brokaw 帶隙基準的基礎結構，VD為Q1、Q2的基極電壓， 流過Q1、Q2的集電極電流分別為I1、I2，所以：

其中IS1、IS2為反向飽和電流，VBE1、VBE2為NPN 三極管Q1、Q2的導通電壓， 熱電壓在室溫下為26 mV。使用不同比例并聯(lián)的NPN 管Q1、Q2在R6上產(chǎn)生壓降，由式（1）、（2）得到：

設Q1:Q2=n，則IS1:IS2=n，所以：

由式（5）、（6）可知，當VD=Vref時，Q1、Q2所在支路上的電流相等。

當Vbe＜VD＜Vref且在電路剛導通時，電流I1較小，在R6上的壓降可 忽略不 計，Q1、Q2構成電流鏡， 且有I1=8I2， 隨著電路啟動過程中形成正反饋的電流鏡，使得電路能夠正常啟動，且電流I1、I2隨著電路啟動而增大，當電流上升到R6上的壓降不可忽略時，Q1和R6構成射跟隨器，等效跨導小于Q2的跨導，Q1上的電流相比Q2上的電流上升逐漸變緩， 使得VD上升到VD=Vref時，Q1上的電流和Q2上的電流有交點，即I1=I2。 當VD上升到VD＞Vref時，由于Q1上的電流相比Q2上的電流上升緩慢使得I1＜I2。本電路以基準電壓為比較點，通過比較VD和Vref的大小產(chǎn)生不同的電流信號。

圖3 Brokaw 帶隙基準

3.2 整體電路設計

基于Brokaw 帶隙基準電路做了部分改進并增加了采樣電路、電流比較電路和電平轉換電路。 POR 整體電路如圖4 所示，為了提高電流復制的精度，本文采用了自偏置的電流鏡結構，當VD上升到VD=Vref，M2所在支路電流I2鏡像M1所在支路電流I1，M7所在支路電流I3鏡像M1所在支路電流I1，所以當VD=Vref時有：

帶隙基準電路增加了M7管所在支路， 經(jīng)整理可得基準電壓：

將帶隙基準模塊中的NPN 管的基極連接到采樣電路中，采樣電路由2 個電阻構成，利用電阻分壓可得到采樣電壓VD。 在采樣電路中為了降低電路的靜態(tài)電流、減小功耗，應選擇阻值較大的電阻，采樣電路的靜態(tài)電流和采樣電壓分別為：

其中采樣電路中電阻阻值比R1∶R2=2∶1.2， 電源電壓為5 V，由式（10）可知電源閾值為3.2 V，Vref為電源電壓達到閾值時的采樣電壓，當VD＞Vref時，產(chǎn)生高電平的POR 信號。

圖4 POR 整體電路

在電源電壓上電過程中，VD會隨電源電壓升高而升高， 當VD＞Vref時，NPN 管Q2上的電流變化比Q1上的電流變化快，I2由I1按相同比例鏡像所得，電流變化快的趨勢發(fā)生在I3，即I3變化得比I1快，帶隙基準產(chǎn)生不同的電流信號通過電流鏡等比例鏡像到電流比較電路。

M10～M19構成電流比較電路，在上電過程中，VC的初始邏輯電平為高電平，VCC上升到閾值時，I3＞I1，此時唯一讓電路平衡的方法就是M16、M18進入線性區(qū)，使得電壓VC降低變?yōu)榈碗娖剑?電流I3無法等比例復制到M16、M18所在支路。 電流比較電路中，I1和I3產(chǎn)生微小的差值，VC就會發(fā)生翻轉，提高了復位電壓的精度。

M20～M23和INV2 構成電平轉換電路，結構為2 個交叉耦合PMOS 和2 個互補下拉NMOS。VE為輸入電壓、輸入為低電平時，M22截止，M23導通，M22漏端處的電壓穩(wěn)定在VCC，M21截止，POR 輸出低電平。輸入高電平時，M22導通，M23截止，M22的漏端電壓 為低 電平，M21導通，POR 輸出低電平。本文中采用電平轉換電路的目的是將一個高電平轉換為隨VCC變化的高電平，即POR 信號在達到高電平時會隨著VCC升高而升高。

為了提高POR 電路的抗噪聲特性，在采樣電路中增加了一個電阻R3和開關MOS 管M24組成遲滯電路， 當VD上升到Vref時，VC翻轉為低電平，M24斷開，VD瞬間分得更多的電壓，防止因為電源電壓抖動影響復位信號的判斷。

4 仿真結果

本文設計的上電復位電路采用的是0.5 μm CMOS 工藝設計， 電路工作在5 V 電源電壓、TT 工藝和27 ℃的室溫環(huán)境下。 仿真設置電源上電時間為1 ms，圖5 為上電復位電路仿真曲線圖。圖5 從上至下第一條曲線是理想條件下的電源電壓，電源電壓呈斜坡式上升， 在1 ms 時達到5 V， 電源電壓閾值是3.1934 V。 第二條曲線是采樣電壓VD， 可知在VD=1.2597 V 時，產(chǎn)生高電平POR 信號，由于此時遲滯電路中開關管M24斷開，VD分得更多電壓，VD電壓會被快速抬高0.4 V， 減小電源抖動對復位信號的影響。第三條曲線是電流比較電路2 條支路電流， 電流大小分別為2.7513 nA 和5.1477 nA，電流比較電路會在支路電流產(chǎn)生一定的電流差使得VC翻轉。 第四條曲線為電流比較電路輸出電壓VC，經(jīng)電流I1、I3比較之后發(fā)生翻轉，變?yōu)榈碗娖健５谖鍡l曲線是POR 信號，可以明顯看出POR 信號在電源電壓上升到閾值、采樣電壓上升到基準電壓、電流出現(xiàn)差值時變?yōu)楦唠娖?，滿足系統(tǒng)對復位信號的要求。

圖5 POR 電路仿真圖

本文在-40 ℃、27 ℃、85 ℃3 種溫度、TT、SS、FF、SF、FS 5 種MOS 管工藝角的情況下，經(jīng)不同組合后得到的仿真結果顯示，該上電復位電路具有良好的復位功能。 表1 給出不同溫度和不同MOS 工藝角上電復位電路產(chǎn)生的電源閾值和基準電壓的仿真結果，其中電源閾值用VCC_TH表示。

表1 上電復位電路電源閾值和基準采樣電壓的仿真結果

本文中通過計算不同工藝和溫度下電源閾值與理論結果的誤差率表示不同工藝和溫度對電源閾值的影響。 表2 給出了不同工藝和溫度下電源閾值與理論結果的誤差率，其中誤差率用ε 表示。

表2 不同工藝和溫度下電源閾值與理論結果的誤差率

通過表2 可知， 電源閾值在不同工藝和溫度下誤差率為0.31%～4.90%，誤差范圍較小，受工藝和溫度影響較小，且在TT 工藝、27 ℃室溫下影響最小，誤差率為0.31%。

5 結論

設計了一種基于Brokaw 帶隙基準的上電復位電路，利用帶隙基準電路的動態(tài)特性產(chǎn)生不同的電流信號，將電流信號傳輸?shù)诫娏鞅容^電路中進行比較判斷得到低電平信號，再經(jīng)電平轉換電路得到一個跟隨電源電壓變化的上電復位信號，增加遲滯電路減小電源噪聲對電路的影響，從而實現(xiàn)了一種受溫度和工藝影響較小、復位性能良好的上電復位電路。