楊文福,陳員義,周祥明,徐華銀

(1.江西師范高等?？茖W(xué)校 物聯(lián)網(wǎng)學(xué)院， 江西 鷹潭 335000；2.江西師范高等?？茖W(xué)校 航空旅游學(xué)院， 江西 鷹潭 335000；3.江西師范大學(xué) 教務(wù)處， 南昌 330000)

高速飛散破片是殺爆戰(zhàn)斗部中的重要?dú)?，其飛散速度是衡量戰(zhàn)斗部威力效應(yīng)的重要指標(biāo)之一[1]。針對彈丸破片速度測試，當(dāng)前以利用定距測時原理的接觸式測量和非接觸式測量為主[2]。非接觸式測量法容易受到試驗現(xiàn)場惡劣環(huán)境的影響，如戰(zhàn)斗部爆炸時產(chǎn)生的瞬態(tài)高溫、高壓、強(qiáng)沖擊等，降低測試系統(tǒng)對破片的探測和分辨能力，且使系統(tǒng)防護(hù)困難，導(dǎo)致測試誤差較大，成本較高[3-5]。接觸式測量法成本低，安裝操作簡單，滿足一般靶場彈丸破片測速要求。但現(xiàn)有接觸式測量法存在以下不足：銅絲靶網(wǎng)制作復(fù)雜，制作周期長；測試通道數(shù)固定，可擴(kuò)展性較差；測試數(shù)據(jù)存儲可靠性較差，上位機(jī)顯示軟件操作繁瑣等。

針對上述接觸式測量法存在的不足，本系統(tǒng)擬選用印刷電路板(PCB)工藝制作的梳狀靶，以FPGA為控制核心，采用單片高速A/D轉(zhuǎn)換器，通過多路模擬開關(guān)實現(xiàn)對32路斷通靶信號的采集，然后將測試數(shù)據(jù)存儲到非易失性NAND Flash中，并提出一種基于LabVIEW的上位機(jī)實現(xiàn)方案。

1 系統(tǒng)原理設(shè)計

梳狀靶是一種典型的通靶，具有加工、使用方便、可批量生產(chǎn)等特點(diǎn)，通常為開路狀態(tài)。當(dāng)金屬彈片打在梳狀靶上時，梳狀靶短路，由脈沖發(fā)生電路產(chǎn)生一個正的單脈沖信號[6-8]。根據(jù)定距測時法原理，在破片測速試驗中，以戰(zhàn)斗部爆心為原點(diǎn)，根據(jù)測試要求在距爆心距離為x1、x2、x3、…處面向爆心布設(shè)梳狀靶，梳狀靶的中心法線與爆心和梳狀靶中心連線重合。各梳狀靶通過信號線與測試系統(tǒng)各通道一一對應(yīng)連接，同時在彈丸起爆位置布設(shè)線。彈丸起爆后，斷靶線斷開，測試系統(tǒng)接收到啟動信號并開始記錄，各通道獲得統(tǒng)一的時間基準(zhǔn)，系統(tǒng)對破片通過各梳狀靶時產(chǎn)生的單脈沖信號進(jìn)行存儲，可以得到破片從彈丸起爆點(diǎn)到各個梳狀靶布設(shè)點(diǎn)的時間，通過時間和距離可以計算出破片到達(dá)各測點(diǎn)的平均速度，通過破片到達(dá)不同距離梳狀靶的速度可以推算出破片初始速度。梳狀靶測速原理如圖1所示。

圖1 梳狀靶測速原理示意圖

系統(tǒng)采用存儲測試原理設(shè)計[9]，主要工作是完成各路梳狀靶產(chǎn)生的模擬脈沖信號的調(diào)理、采集、存儲、傳輸和顯示處理。由梳狀靶(通靶)信號調(diào)理電路、A/D轉(zhuǎn)換器、FPGA邏輯控制器、NAND Flash存儲器、數(shù)據(jù)傳輸接口和電源管理模塊組成。工作原理如圖2所示。

圖2 系統(tǒng)工作原理框圖

系統(tǒng)工作過程：試驗前，根據(jù)爆炸當(dāng)量和各測點(diǎn)相對于爆心的距離對測試系統(tǒng)進(jìn)行采樣頻率、存儲長度等相關(guān)工作參數(shù)的設(shè)定；系統(tǒng)對設(shè)定好的工作參數(shù)具有記憶功能，此時系統(tǒng)可斷電進(jìn)入等待狀態(tài)；然后在“起爆”信號之前，系統(tǒng)上電，進(jìn)入循環(huán)采樣階段；戰(zhàn)斗部起爆后，斷靶信號使系統(tǒng)觸發(fā)，各通道信號在同一時基下開始記錄，將有效數(shù)據(jù)保存到存儲器中；存儲完成后可通過USB接口進(jìn)行數(shù)據(jù)讀取，利用上位機(jī)對測試數(shù)據(jù)進(jìn)行顯示處理。

2 關(guān)鍵技術(shù)

2.1 基于FPGA的采集控制邏輯設(shè)計

目前，現(xiàn)有存儲式破片測速系統(tǒng)大多數(shù)采用多通道多A/D轉(zhuǎn)換器的架構(gòu)，控制器以單片機(jī)為主，且存儲芯片多為SDRAM等易失性存儲器，系統(tǒng)功耗較大、成本較高，且體積較大攜帶不方便[10-11]。本系統(tǒng)提出一種以FPGA為控制核心，基于單片高速ADC的采集邏輯控制方案。FPGA控制邏輯如圖3所示。

圖3 FPGA控制邏輯框圖

2.1.1多路模擬開關(guān)設(shè)計

多路模擬開關(guān)的選取主要考慮以下指標(biāo)：通道數(shù)量、導(dǎo)通電阻、泄漏電流、切換速度和芯片電源電壓范圍等[12]。系統(tǒng)選用ADI公司的16選1高速模擬開關(guān)ADG706，其導(dǎo)通電阻為2.5 Ω，電阻平坦度為0.5 Ω，泄漏電流為100 pA，切換速度高達(dá)16 MHz，-3 dB帶寬為25 MHz，電源電壓范圍為1.8～5.5 V，滿足設(shè)計要求。FPGA邏輯電平的上升和下降時間都很短，可實現(xiàn)時序邏輯的精準(zhǔn)控制[13]，兩片ADG706可在FPGA控制下采用級聯(lián)的方式實現(xiàn)32路通道切換。兩片ADG706芯片的模擬選通端A3～A0以及使能端EN與FPGA相連，通過控制EN1、EN2實現(xiàn)兩片ADG706的選通，然后通過控制被選通ADG706的A3～A0實現(xiàn)該芯片上16路通道的選通。各通道與控制代碼間的對應(yīng)關(guān)系如表1所示。上述設(shè)計讓系統(tǒng)只需使用單片ADC，減少了器件數(shù)量，簡化了電路設(shè)計，使系統(tǒng)體積減小，成本和功耗降低。通道選通控制仿真波形如圖4所示。

表1 通道選通信號

2.1.2多通道數(shù)據(jù)編幀

根據(jù)對梳狀靶產(chǎn)生的脈沖信號的采樣需求，要求各通道采樣率達(dá)到1 MHz，所以32路總采樣率為1 MHz×32=32 MHz。為方便時序邏輯設(shè)計和信號采樣率控制，將采樣的數(shù)據(jù)幀設(shè)置為固定格式，數(shù)據(jù)幀結(jié)構(gòu)格式如表2所示，以行為單位進(jìn)行各通道模擬信號的A/D采集。因各通道采樣率均需滿足1 MHz，故每個采樣點(diǎn)采樣頻率取1 MHz。在幀尾增加幀計數(shù)FH、FL和幀結(jié)束標(biāo)志55、AA，便于上位機(jī)回讀數(shù)據(jù)時檢測是否發(fā)生丟幀和誤幀。因此一個完整的幀結(jié)構(gòu)為6×6的矩陣，一幀數(shù)據(jù)的總采樣率為1 MHz×6×6=36 MHz，總數(shù)據(jù)量為2 byte×36=72 byte。該幀結(jié)構(gòu)保證各采樣點(diǎn)均勻采樣，使多路數(shù)據(jù)有序?qū)懭氪鎯ζ?，且在上位機(jī)讀取數(shù)據(jù)后便于區(qū)分各路模擬信號的量化數(shù)據(jù)。

表2 數(shù)據(jù)幀結(jié)構(gòu)格式

幀結(jié)構(gòu)設(shè)計完成后，利用FPGA中豐富的IP核資源例化一個ROM IP核，用于幀結(jié)構(gòu)的配置。將表1中16進(jìn)制的通道選通信號按表2所示數(shù)據(jù)幀結(jié)構(gòu)格式寫入ROM中的幀結(jié)構(gòu)配置文件，實現(xiàn)多通道的地址切換，保證了各通道在規(guī)定的采樣率下進(jìn)行采樣。通過調(diào)整幀結(jié)構(gòu)可以對選通的通道數(shù)進(jìn)行靈活選擇，也可以根據(jù)需要改變特定通道的采樣率。

2.1.3A/D采集控制邏輯設(shè)計

由每幀數(shù)據(jù)總采樣率為36 MHz，且采樣周期需遠(yuǎn)大于ADG706的切換時間，系統(tǒng)選用ADI公司16位、采用多級差分流水線架構(gòu)的模數(shù)轉(zhuǎn)換器AD9266-40，芯片內(nèi)部模擬電路1.8 V供電，數(shù)字電路3.3 V供電，最高采樣率可達(dá)40 MHz，工作時鐘CLK+、CLK-和模擬信號輸入VIN+、VIN-均采用差分輸入，可提高信號精度，抑制共模干擾。AD9266-40與FPGA間的接口連接如圖5所示。

圖5 AD9266-40與FPGA接口設(shè)計框圖

工作時鐘AD_CLK+、AD_CLK-電平標(biāo)準(zhǔn)為LVPECL，供電電源2.5 V，由FPGA的Bank3直接提供，且時鐘頻率為36 MHz。數(shù)據(jù)輸出格式可由AD_SCLK/DFS配置，在SPI模式禁用時，DFS為高電平時，輸出數(shù)據(jù)為二進(jìn)制補(bǔ)碼，DFS為低電平時，數(shù)據(jù)輸出為二進(jìn)制偏移碼。輸出數(shù)據(jù)數(shù)字時鐘AD_DCO為36 MHz，每次采樣值分兩次輸出，在AD_DCO上升沿輸出采樣值的8位偶數(shù)位，下降沿輸出8位奇數(shù)位，且在FPGA中完成拼接。系統(tǒng)總體采集控制流程如圖6所示。

圖6 采集控制邏輯流程框圖

2.2 基于LabVIEW的上位機(jī)軟件設(shè)計

本系統(tǒng)實現(xiàn)了一種基于LabVIEW的上位機(jī)設(shè)計方案。LabVIEW是基于數(shù)據(jù)流的編譯型圖形編程環(huán)境[14]，可靈活選擇特定通道數(shù)據(jù)在同一窗口顯示，且為各通道測試曲線分配不同的顏色，利用游標(biāo)對所選通道之間的時間間隔實時顯示。與Visual Basic相比較，利用LabVIEW開發(fā)的應(yīng)用程序具有更容易擴(kuò)展、便于維護(hù)的特點(diǎn)。

上位機(jī)主要包括以下功能模塊：啟動界面、通信模塊、配置模塊、自動標(biāo)定模塊、文件存儲和轉(zhuǎn)化模塊、實時預(yù)覽、回放功能、多功能信號分析和系統(tǒng)操作功能等。上位機(jī)操作流程如圖7所示。

圖7 上位機(jī)操作流程框圖

3 試驗驗證

本系統(tǒng)已在多次實彈靶場彈丸破片測速現(xiàn)場試驗中得到成功應(yīng)用，充分驗證了其準(zhǔn)確性、通用性及可靠性。圖8是某型彈靶場破片測速試驗現(xiàn)場布局，將被測彈用木質(zhì)支架架設(shè)到離地面1.5 m高度處，爆心取為被測彈中軸線到地面的投影。梳狀靶布設(shè)在地面上以爆心為圓心夾角約為120°的3個方向上，每個方向布設(shè)4個梳狀靶，且同一方向的4個梳狀靶交錯布設(shè)并由金屬支架架高1.5 m，各靶到爆心的距離分別為6 m、8 m、10 m和12 m。測速系統(tǒng)由一路斷靶信號觸發(fā)啟動記錄，各測點(diǎn)具備統(tǒng)一時基。圖9是數(shù)據(jù)處理階段上位機(jī)的顯示波形圖，表3是一次試驗后3個方向的數(shù)據(jù)測試結(jié)果。從測試結(jié)果可以看出，破片速度隨著測點(diǎn)距離的增加是單調(diào)遞減的，符合一定的衰減規(guī)律[15]。

圖8 某型彈彈丸破片測速現(xiàn)場布局示意圖

圖9 上位機(jī)顯示波形圖

表3 某型彈一發(fā)測試結(jié)果

由多次試驗后的上位機(jī)顯示波形與測試結(jié)果可以看出，采用本系統(tǒng)測量的數(shù)據(jù)捕獲率較現(xiàn)有測試系統(tǒng)更高，數(shù)據(jù)準(zhǔn)確率高，同時本系統(tǒng)在現(xiàn)場使用時操作簡單，大大提高了測試效率。

4 結(jié)論

1) 經(jīng)多次現(xiàn)場驗證，本系統(tǒng)捕捉有效梳狀靶斷靶信號的通道數(shù)在95%以上，為各類彈丸破片殺傷力評估提供了有效可靠的測試手段。

2) 測試人員可根據(jù)具體測試任務(wù)進(jìn)行通道數(shù)的靈活選擇和系統(tǒng)工作參數(shù)的可編程設(shè)置，同時上位機(jī)軟件操作直觀簡單，數(shù)據(jù)處理準(zhǔn)確高效，滿足對不同彈丸破片的測試需求。

3) 與現(xiàn)有接觸式破片測速系統(tǒng)相比，本系統(tǒng)具有通道可靈活配置與擴(kuò)展、可靠性高，上位機(jī)操作智能化、交互性好，測試數(shù)據(jù)精確度高等優(yōu)點(diǎn)。