張仁梓， 陳迪平， 陳卓俊

(湖南大學 物理與微電子科學學院，湖南 長沙 410082)

0 引 言

當今，許多高性能模擬集成電路和數(shù)模混合電路為了能穩(wěn)定工作，均需要高穩(wěn)定、低溫度系數(shù)的電流源電路[1-2]。隨著便攜式以及可穿戴電子設備的出現(xiàn)和迅速發(fā)展，電流源的研究也正向著低壓[3]、低功耗[4]、高精度[5]方向發(fā)展。

對此，國內(nèi)外做出了許多研究。文獻[6]提出了一種結(jié)構簡單的電流源電路，利用兩個PNP晶體管和一個電阻進行溫度補償，得到一個低溫度系數(shù)的基準電流，但是電路采用了雙極型晶體管，面積過大，同時電路正常工作時所需電壓較高；文獻[7]提出了一種新型具有工藝補償?shù)碾娏髟措娐罚梢詼p小制造過程中工藝角變化帶來的誤差，但是溫度系數(shù)太大；文獻[8]提出了一種可編程的低溫度系數(shù)電流源，可以精確控制輸出電流值，但是電路過于復雜，采用的也不是標準CMOS工藝。

提出了一種利用自適應體偏置改善工藝偏差對溫度特性影響的電流源，可以使得電路工作于不同工藝角下均有很好的溫度系數(shù)，仿真實驗結(jié)果表明，在-40～85 ℃范圍內(nèi)，工藝偏差使得所提電流源溫度系數(shù)偏離典型工藝角下的值為22%，而無體偏置電流源偏離達100%之多。所提電流源電路在不同工藝角下輸出電流的平均溫度系數(shù)為91 ppm/℃，這比沒有體偏置的電流源電路溫度系數(shù)降低50%。

1 無體偏置電流源

圖1所示為無體偏置的電流源電路，MOS管均工作在弱反型狀態(tài)，由文獻[9]可知，當基準電流I2具有零溫度系數(shù)時，要求：

mI1(km+(kVTH1-kR1))

(1)

(2)

其中，m=I2/I1，σ=(W/L)3/(W/L)4，kVT，kR1，kR2，kVTH1分別是熱電壓VT、電阻R1、電阻R2、MOS管T1閾值電壓的溫度系數(shù)。

令式(1)為零，得到：

(3)

根據(jù)式(3)，選擇適當?shù)摩襪以及電阻類型，可得到具有一級溫度補償?shù)幕鶞孰娏鳌?/p>

2 所提有體偏置電流源

2.1 體偏置的器件基礎

常見的體硅工藝與SOI工藝的器件剖面圖如圖2所示：體硅工藝中，NMOS管共用P襯底，PMOS管共用N阱，襯底與阱均接固定電位。當調(diào)整襯底電位時，需要給NMOS管單獨做深N阱，PMOS管需要單獨N阱。這將會大大增加面積。

絕緣體上硅(SOI)技術，采用介質(zhì)隔離，利用絕緣層將制造器件的單晶硅薄膜從支撐的硅襯底中分離，每個管子之間用淺溝槽隔離(Shallow Trench Isolation，STI)分開。各個管子襯底相互分離，調(diào)整襯底電位時并不需要體硅工藝中的阱結(jié)構，面積大大減小。因此，SOI工藝比體硅工藝更適合用來設計襯底偏置電路。

2.2 體偏置電流源電路圖

圖1(a)所示無體偏置電流源沒有考慮工藝偏差帶來的影響，因為MOS管均工作在亞閾值區(qū)，當工藝角發(fā)生變化時，會帶來較大影響。根據(jù)式(1)，工藝角發(fā)生變化時，km、kVTH1、kR1的溫度系數(shù)會發(fā)生改變，從而基準電流不能很好地進行溫度補償，因此將導致基準電流的溫度系數(shù)惡化。在此使用如圖1(b)所示的簡單體偏置結(jié)構，可以調(diào)整km、kVTH1的值，從而當工藝角發(fā)生變化時，使得基準電流的溫度系數(shù)能一直維持在較理想的狀態(tài)。

圖1(b)所示的簡單體偏置電路，是采用電阻分壓來完成的，可以使用MOS開關管為T1、T4在不同工藝下提供不同的襯底電壓。

T3、T4工作在亞閾值區(qū)，其電流[10]由以下表達式?jīng)Q定：

(4)

其中，n是亞閾值斜率因子，IDO是一個與工藝有關的參數(shù)。

由式(4)可得：

(5)

圖1(b)中：

VGS3-VGS4=I2R2=mI1R2

(6)

將式(5)代入式(6)中化簡可得：

ΔVTH-nVTln(σm)=mI1R2

(7)

其中：

ΔVTH=VTH3-VTH4

(8)

體效應對閾值電壓的影響為[11]

(9)

其中，VTH0是沒有體效應時的閾值電壓，其與溫度呈負相關；γ為體效應系數(shù)；ΦF是半導體靜電平衡勢壘[12]，對于p型半導體：ΦF=﹣VTIn(NA/Ni)，對于n型半導體：ΦF=VTIn(ND/Ni)，NA，ND均為襯底摻雜濃度；VSB為源襯電壓。

將式(9)代入式(8)得：

(10)

(11)

由式(10)知，dΔVTH/dT是與源襯電壓VSB4相關的，因此改變VSB4大小，可以改變dΔVTH/dT的大小，從而改變km的值。又：

(12)

可知，改變VSB1大小，也可以改變kVTH1的值。

因此，當電路工藝角發(fā)生變化而導致km、kVTH1、kR1改變時，由式(11)(12)知，可以通過調(diào)節(jié)T1、T4的襯底電壓，重新調(diào)節(jié)km、kVTH1的大小，使得電路的基準電流能始終維持較理想的溫度系數(shù)。

2.3 電阻開關電路控制信號

由仿真可知，為了在TT、FF、SS、FS、SF工藝角下電流源均有較好的溫度系數(shù)，T4與T1襯底分別所需接入的電壓如表1所示。為了實現(xiàn)電路可以在不同工藝角下自動切換開關信號以接入不同的襯底電壓，需要設計一個能檢測工藝角變化的基準源電路，其電路圖如圖3所示，NM1為低閾值管，NM2為高閾值管。

由文獻[13]可知，圖3所示的基準源輸出為：

(13)

其中，ΔVTH=VTH,NM2-VTH,NM1，η為亞閾值斜率因子?！鱒TH具有負溫度系數(shù)，VT具有正溫度系數(shù)，選擇合適的NM1與NM2的寬長比，便可得到具有零溫度系數(shù)的基準輸出電壓。公式(13)中的第二項值較小，VREF≈△VTH=VTH,NM2-VTH,NM1。當工藝角發(fā)生變化時，VTH2，VTH1變化值不同，導致△VTH會隨之變化，得到的VREF便會跟隨工藝角變化?；鶞瘦敵鲭妷翰煌に嚱窍路抡娼Y(jié)果如圖4所示。

由仿真圖可以看出，不同工藝角的仿真曲線之間電壓值約相差10 mV。因此，可以得到4個參考電壓值，分別為相鄰兩種曲線的平均電壓值V4、V3、V2、V1。將VREF分別與V4、V3、V2、V1進行比較，從而判斷電路所處的工藝角。然后將比較器輸出值B3、B2、B1、B0送入邏輯電路得到相應的控制信號控制SP1、SP2、SN1、SN2、SN3，使得不同工藝角下，T4與T1襯底能接入正確的電壓。所提電流源電路完整示意圖如圖5所示。

3 仿真驗證

采用Cadence Spectre仿真工具，基于130 nm SOI工藝，對所提結(jié)構在-40～85℃溫度范圍內(nèi)進行了仿真驗證。圖6所示為所提電流源輸出隨電源電壓變化曲線。圖7(a)與(b)分別為無體偏置電流源與有體偏置電流源的輸出電流在不同工藝角下隨溫度變化的曲線。為了體現(xiàn)襯底電壓對km、kVTH1的調(diào)節(jié)，仿真時，只改變MOS管的工藝角，電阻的工藝角保持不變。兩種不同電流源電路不同工藝角下的溫度系數(shù)對比如表2 所示。

表2 兩種電流源溫度系數(shù)對比Table 2 Comparison of temperature coefficients between two circuits

從表2看出：無體偏置電流源的輸出電流溫度系數(shù)在不同工藝角下波動很大，有體偏置電路電流源可以較好地使輸出電流的溫度系數(shù)能在不同工藝角下維持在100左右。工藝偏差使得所提電流源溫度系數(shù)偏離典型工藝角下的值為22%，而無體偏置電流源偏離達100%之多。顯而易見，體偏置電路可以大幅度改善工藝偏差對電流源溫度系數(shù)帶來的影響。所提電流源電路在不同工藝角下的平均溫度系數(shù)為91 ppm/℃，這比沒有體偏置的電流源電路溫度系數(shù)降低50%。

表3給出了電流源電路與近幾年同類型電流源電路的關鍵參數(shù)比較。從表3可以看出，4個電路中，電流源電路具有適中的芯片面積。此外，與文獻[3]中的電路相比，具有更大的工作溫度范圍和更低的溫度系數(shù)；與文獻[6]中的電路相比，具有更低的工作電壓；與文獻[9]中的電路相比，具有更小的溫度系數(shù)。

表3 與文獻所提電流源性能比較Table 3 Comparison of the proposed current references in literatures

4 結(jié) 論

針對基本的交叉耦合電流鏡，加入自適應體偏置電路，在130 nm SOI工藝下，設計了一種能檢測工藝角變化自動調(diào)整溫度特性的電流源電路。仿真結(jié)果表明，在-40～85 ℃的范圍內(nèi)，工藝偏差使得所提電流源溫度系數(shù)偏離典型工藝角下的值為22%，而無體偏置電流源偏離達100%之多。所提電流源在不同工藝角下的平均溫度系數(shù)為91 ppm/℃，這比沒有體偏置的電流源降低50%。所加入自適應體偏置電路能大幅改善工藝偏差對輸出電流溫度系數(shù)帶來的影響，這使得電路在需要低壓、低溫度系數(shù)的基準電流源領域具有很強的競爭力。