姚霽

摘? 要： 為了給芯片設(shè)計(jì)提供一種高效方便的調(diào)試方法，提出一種基于JTAG的片內(nèi)調(diào)試系統(tǒng)。該系統(tǒng)包括調(diào)試系統(tǒng)控制模塊、斷點(diǎn)產(chǎn)生模塊和JTAG接口。JTAG接口實(shí)現(xiàn)調(diào)試指令的發(fā)送與接收;斷點(diǎn)產(chǎn)生模塊是調(diào)試系統(tǒng)硬件調(diào)試的邏輯單元;調(diào)試系統(tǒng)控制模塊則實(shí)現(xiàn)斷點(diǎn)設(shè)置、單步運(yùn)行、內(nèi)存調(diào)試等功能。不同的調(diào)試指令可根據(jù)不同的硬件結(jié)構(gòu)自動(dòng)完成其各自的處理流程，而且不同的工作模式之間可以自由切換。該片內(nèi)調(diào)試系統(tǒng)表現(xiàn)出了高性能，便于操作的特點(diǎn)，已經(jīng)通過了實(shí)際的芯片測(cè)試。

關(guān)鍵詞： 片內(nèi)調(diào)試系統(tǒng); 系統(tǒng)設(shè)計(jì); JTAG; 調(diào)試指令; 調(diào)試流程; 模式切換

中圖分類號(hào)： TN911?34? ? ? ? ? ? ? ? ? ? ? ? ? ? ?文獻(xiàn)標(biāo)識(shí)碼： A? ? ? ? ? ? ? ? ? ? ? 文章編號(hào)： 1004?373X（2020）20?0031?03

Design of on?chip debugging system based on JTAG

YAO Ji

（Xian University of Posts and Telecommunications， Xian 710121， China）

Abstract： An on?chip debugging system based on JTAG is proposed to provide an efficient and convenient debugging method for the chip design. The system is mainly composed of the debugging mode control module， breakpoint generation module and JTAG interface. The JTAG interface is used to realize the sending and receiving of debugging commands， the breakpoint generation module is the logic unit for hardware debugging of the system， and the debugging system control module is used to realize the breakpoint setting， single step running， memory debugging and other functions. The different debugging commands can automatically complete their own processing flow according to different hardware structures， and different working modes can be freely switched. The on?chip debugging system shows its characteristics of high performance and easy operation， and has passed the actual chip testing.

Keywords： on?chip debugging system; system design; JTAG; debugging command; debugging process; mode switching

0? 引? 言

隨著半導(dǎo)體電子技術(shù)的飛速發(fā)展，集成電路芯片的功能越來越復(fù)雜，集成度越來越高。在面對(duì)復(fù)雜SOC芯片設(shè)計(jì)時(shí)，芯片的調(diào)試手段不僅關(guān)系到芯片的質(zhì)量，還直接影響到研發(fā)的效率和進(jìn)度。因此在芯片仿真之外，提供高效、強(qiáng)大、方便、可靠的測(cè)試手段，已經(jīng)成為芯片研發(fā)成敗的關(guān)鍵。本文在基于8051控制器的芯片硬件設(shè)計(jì)基礎(chǔ)上，提出并實(shí)現(xiàn)了一種基于JTAG接口的嵌入式片內(nèi)調(diào)試系統(tǒng)（On?chip Debug System）[1]。該系統(tǒng)復(fù)用系統(tǒng)中8051控制器的JTAG接口和外部管腳不僅能避開CPU的訪問，不占用CPU資源，同時(shí)提供了多種調(diào)試手段，能對(duì)控制器及存儲(chǔ)器的內(nèi)部狀態(tài)進(jìn)行監(jiān)測(cè)，從而實(shí)現(xiàn)芯片的實(shí)時(shí)調(diào)試[2]。

1? 基于JTAG的嵌入式片內(nèi)調(diào)試系統(tǒng)

1.1? 嵌入式片內(nèi)調(diào)試系統(tǒng)結(jié)構(gòu)

文中提出的嵌入式片內(nèi)調(diào)試系統(tǒng)主要應(yīng)用于面向基于8051微控制器的多IP模塊集成的SoC芯片，主要包括JTAG接口和調(diào)試系統(tǒng)控制模塊及斷點(diǎn)產(chǎn)生模塊三個(gè)部分。用戶可以通過該調(diào)試復(fù)用系統(tǒng)的JTAG接口，完成調(diào)試指令的接收、發(fā)送、調(diào)試標(biāo)志位的設(shè)置等交互信息的通信。而斷點(diǎn)產(chǎn)生模塊是屬于調(diào)試系統(tǒng)的硬件邏輯部分，負(fù)責(zé)設(shè)置識(shí)別外部中斷、硬件斷點(diǎn)、軟件斷點(diǎn)等。調(diào)試控制模塊則管理調(diào)試模式的進(jìn)出、返回，識(shí)別指令信息并控制調(diào)試指令執(zhí)行，處理硬件測(cè)試平臺(tái)信息，從而實(shí)現(xiàn)對(duì)整個(gè)芯片的調(diào)試和監(jiān)控。嵌入式片內(nèi)調(diào)試系統(tǒng)的系統(tǒng)結(jié)構(gòu)[3]如圖1所示。

1.2? 嵌入式片內(nèi)調(diào)試系統(tǒng)工作原理

嵌入式片內(nèi)調(diào)試系統(tǒng)是集成在微控制器芯片內(nèi)部的專用調(diào)試模塊，用戶設(shè)置相應(yīng)的調(diào)試寄存器來決定響應(yīng)調(diào)試中斷的優(yōu)先級(jí)，并決定處理器是否直接進(jìn)入調(diào)試狀態(tài)。當(dāng)滿足調(diào)試條件進(jìn)入調(diào)試狀態(tài)后，用戶進(jìn)入調(diào)試系統(tǒng)，內(nèi)嵌調(diào)試單元負(fù)責(zé)接收中斷，并進(jìn)行調(diào)試中斷處理，然后通過JTAG接口向外部調(diào)試器發(fā)出信號(hào)，通知主機(jī)調(diào)試器，調(diào)試器通過內(nèi)嵌的調(diào)試模塊執(zhí)行接收到的調(diào)試指令，監(jiān)控芯片的運(yùn)行、寄存器的狀態(tài)以及實(shí)現(xiàn)存儲(chǔ)器內(nèi)容的直接讀/寫[4]。調(diào)試過程不但可以實(shí)現(xiàn)對(duì)處理器內(nèi)核的監(jiān)控、片內(nèi)調(diào)試系統(tǒng)與各外圍功能模塊的數(shù)據(jù)交換，從而實(shí)現(xiàn)微控制器的實(shí)時(shí)調(diào)試，而且還可以方便地進(jìn)行片內(nèi)調(diào)試模式和正常模式的切換。

2? 基于JTAG的嵌入式片上調(diào)試系統(tǒng)內(nèi)核設(shè)計(jì)

片上調(diào)試系統(tǒng)內(nèi)核是整個(gè)調(diào)試系統(tǒng)的核心部件，它通過總線與不同的功能接口與微控制器及外設(shè)通信。在結(jié)構(gòu)和功能上包括JTAG接口單元、斷點(diǎn)產(chǎn)生模塊及調(diào)試控制單元三部分[5]。

2.1? JTAG接口

集成在芯片內(nèi)的JTAG接口是外部調(diào)試器與內(nèi)部調(diào)試系統(tǒng)之間的主要通信接口，根據(jù)嵌入式片內(nèi)調(diào)試系統(tǒng)的需求，本文設(shè)計(jì)了增強(qiáng)的JTAG接口模塊[6]。它采用標(biāo)準(zhǔn)的JTAG通信協(xié)議及端口，但在結(jié)構(gòu)上增加了控制寄存器及控制單元進(jìn)行數(shù)據(jù)傳送控制，其結(jié)構(gòu)原理如圖2所示。用戶可以設(shè)置控制寄存器的JEN位，進(jìn)行JTAG工作模式的選擇。在數(shù)據(jù)捕獲之前，將來自片上調(diào)試系統(tǒng)的5個(gè)控制位（DBCON，DMODE，RRF，TRF， COMRST）分別寫入寄存器16位DMSHR。該流程用來控制片上調(diào)試系統(tǒng)狀態(tài)。數(shù)據(jù)傳輸寄存器DMTR同樣也寫入DMSHR準(zhǔn)備傳輸數(shù)據(jù)，當(dāng)數(shù)據(jù)傳送信號(hào)激活后，JTAG模塊的輸入就會(huì)在時(shí)鐘信號(hào)tck_i的上升沿被傳送到寄存器DMSHR里面。從寄存器DMSHR出來的輸出數(shù)據(jù)也會(huì)通過tdo_o輸出到JTAG模塊，并通過JTAG模塊進(jìn)行指令和數(shù)據(jù)處理。

在一個(gè)數(shù)據(jù)移入后，jm_update信號(hào)被激活，DMSHR中移入的數(shù)據(jù)信息被存儲(chǔ)到各自的片上調(diào)試系統(tǒng)寄存器里面，同時(shí)DMSHR的數(shù)據(jù)也通過JTAG 接口送入到片上調(diào)試系統(tǒng)里進(jìn)行處理。

2.2? 斷點(diǎn)產(chǎn)生模塊

斷點(diǎn)產(chǎn)生模塊是片上調(diào)試系統(tǒng)硬件調(diào)試的邏輯單元。通過調(diào)試控制模塊進(jìn)入該模式后，基于芯片的內(nèi)部存儲(chǔ)器結(jié)構(gòu)，片上調(diào)試系統(tǒng)利用斷點(diǎn)產(chǎn)生模塊產(chǎn)生硬件斷點(diǎn)：指令斷點(diǎn)和內(nèi)存斷點(diǎn)。在芯片的實(shí)際調(diào)試中，用戶需要根據(jù)實(shí)際情況進(jìn)行相應(yīng)的斷點(diǎn)設(shè)置操作。指令斷點(diǎn)作用于系統(tǒng)處理器核的取指令階段，物理上由多組比較寄存器組成。它是通過存儲(chǔ)空間地址的設(shè)定來確定斷點(diǎn)地址。芯片程序在取指令時(shí)，片內(nèi)調(diào)試系統(tǒng)讀入程序地址總線的指令地址，并與預(yù)設(shè)的程序斷點(diǎn)地址進(jìn)行比較，并判斷預(yù)設(shè)的斷點(diǎn)地址是否與程序總線傳送的地址匹配，如果匹配則進(jìn)入片內(nèi)調(diào)試模式，反之，則程序繼續(xù)運(yùn)行。當(dāng)用戶在內(nèi)存空間進(jìn)行斷點(diǎn)設(shè)置時(shí)，處理過程和指令斷點(diǎn)類似，處理器核通過內(nèi)部8位內(nèi)存總線接口進(jìn)行內(nèi)存斷點(diǎn)的讀寫，并在片內(nèi)調(diào)試系統(tǒng)內(nèi)部完成斷點(diǎn)設(shè)置比較，如果匹配則觸發(fā)片內(nèi)調(diào)試系統(tǒng)，反之，處理器正常執(zhí)行。用戶在設(shè)置斷點(diǎn)時(shí)，也可以通過外部調(diào)試軟件進(jìn)行斷點(diǎn)設(shè)置，其原理與設(shè)置程序存儲(chǔ)器斷點(diǎn)原理相同，只是存儲(chǔ)空間和內(nèi)部總線接口不同。

2.3? 調(diào)試系統(tǒng)控制模塊

調(diào)試器的控制模塊是調(diào)試系統(tǒng)的核心部件。片內(nèi)調(diào)試系統(tǒng)的各個(gè)硬件操作，如調(diào)試模式進(jìn)入、單步執(zhí)行、存儲(chǔ)器訪問、斷點(diǎn)設(shè)置等，都是由片內(nèi)調(diào)試硬件模塊的控制模塊操作的。同時(shí)，調(diào)試系統(tǒng)的內(nèi)核與處理器核及存儲(chǔ)器的通信也都是由控制模塊來實(shí)現(xiàn)的[7]。

2.3.1? 調(diào)試模式的進(jìn)出

當(dāng)片內(nèi)調(diào)試模式的觸發(fā)事件發(fā)生時(shí)，調(diào)試系統(tǒng)向處理器發(fā)出中斷請(qǐng)求int_req，然后處理器響應(yīng)該請(qǐng)求，并反饋中斷識(shí)別信號(hào)int_ack，標(biāo)志著調(diào)試模式的進(jìn)入，并進(jìn)行壓棧處理。當(dāng)退出調(diào)試模式時(shí)，片內(nèi)調(diào)試控制器置低中斷請(qǐng)求信號(hào)，處理器響應(yīng)該信號(hào)，執(zhí)行出棧操作。片上調(diào)試系統(tǒng)還可以支持外部中斷的產(chǎn)生。當(dāng)外部管腳EXT上產(chǎn)生一個(gè)下降沿觸發(fā)，由控制單元發(fā)送debug_ack信號(hào)到處理器后，芯片進(jìn)入片上調(diào)試模式。

2.3.2? 單步執(zhí)行

單步執(zhí)行是指控制單元通過握手信號(hào)向處理器申請(qǐng)單步調(diào)試，進(jìn)行單步執(zhí)行時(shí)，處理器每次執(zhí)行當(dāng)前指令后即進(jìn)入片內(nèi)調(diào)試模式。如果單步執(zhí)行，片內(nèi)調(diào)試模式控制寄存器將會(huì)設(shè)置控制寄存器DMTR，控制和標(biāo)志單步的執(zhí)行。單步執(zhí)行的過程為每次單步執(zhí)行完成2個(gè)SCLK以后，DebugReq被reset， 同時(shí)片上調(diào)試系統(tǒng)硬件系統(tǒng)再一次激活信號(hào)DebugReq。

2.3.3? 片內(nèi)訪問控制

程序存儲(chǔ)器以及內(nèi)存訪問控制都是控制單元通過地址讀寫總線prog_a和程序數(shù)據(jù)總線prog_d來對(duì)程序存儲(chǔ)器進(jìn)行數(shù)據(jù)讀寫以及對(duì)芯片的在線編程[8]。

3? 片內(nèi)調(diào)試系統(tǒng)的調(diào)試流程

SoC系統(tǒng)中的微控制器可根據(jù)上電時(shí)特定的管腳配置，選擇片內(nèi)調(diào)試模式配置。當(dāng)調(diào)試事件發(fā)生后，芯片啟動(dòng)調(diào)試系統(tǒng)，進(jìn)入調(diào)試模式，處理器掛起，交出控制權(quán)。調(diào)試控制器發(fā)送調(diào)試指令，根據(jù)不同的指令進(jìn)行不同的調(diào)試流程。調(diào)試完成后，處理器重新獲得控制權(quán)，進(jìn)入正常工作模式[9]。具體調(diào)試流程如圖3所示。

4? 結(jié)? 論

隨著SoC芯片開發(fā)復(fù)雜度的提高，傳統(tǒng)的板級(jí)調(diào)試手段已不能滿足芯片研發(fā)的調(diào)試需求，因此片內(nèi)調(diào)試技術(shù)對(duì)SoC芯片的研發(fā)質(zhì)量和周期至關(guān)重要。本文提出一種基于JTAG協(xié)議的片內(nèi)調(diào)試系統(tǒng)的設(shè)計(jì)方案，可以實(shí)現(xiàn)斷點(diǎn)設(shè)置、單步執(zhí)行、寄存器/存儲(chǔ)器內(nèi)容讀寫以及在線編程、處理器核的現(xiàn)場(chǎng)配置等調(diào)試功能。本設(shè)計(jì)方案在實(shí)際的微控制器項(xiàng)目中成功地完成了芯片開發(fā)和調(diào)試，表現(xiàn)出了優(yōu)異的性能。它利用通用的JTAG接口使得調(diào)試過程快速靈活，用戶調(diào)試簡單、方便。獨(dú)特的內(nèi)嵌式調(diào)試機(jī)制保證了高監(jiān)控性，可以及時(shí)準(zhǔn)確地查詢?cè)O(shè)置芯片內(nèi)部寄存器的狀態(tài)，而且在調(diào)試時(shí)不占用芯片CPU資源，調(diào)試時(shí)間少，效率高[10]。

隨著半導(dǎo)體技術(shù)的飛速發(fā)展，處理器提供片內(nèi)的調(diào)試電路為復(fù)雜SoC芯片設(shè)計(jì)以及嵌入式系統(tǒng)開發(fā)提供的調(diào)試手段早已是大勢(shì)所趨。本文提出的基于JTAG協(xié)議的片內(nèi)調(diào)試系統(tǒng)方案為處理器芯片調(diào)試功能的研發(fā)提供了一個(gè)新的調(diào)試平臺(tái)，為其應(yīng)用開發(fā)提供了強(qiáng)有力的技術(shù)支持。

參考文獻(xiàn)

[1] 虞致國，魏敬和.一種SoC片上調(diào)試與可測(cè)性的整合設(shè)計(jì)[J].電子與封裝，2010，10（2）：20?22.

[2] 何勇，王騰，王新安，等.一種低代價(jià)零開銷SoC在線調(diào)試系統(tǒng)設(shè)計(jì)[J].微電子學(xué)與計(jì)算機(jī)，2014，31（3）：89?93.

[3] 虞致國，魏敬和.一種基于JTAG的SoC片上調(diào)試系統(tǒng)的設(shè)計(jì)[J].微電子學(xué)與計(jì)算機(jī)，2009，26（5）：5?8.

[4] 高瑛珂，王琪，李泉泉，等.一種基于JTAG接口的片上調(diào)試與性能分析方法[J].微電子學(xué)與計(jì)算機(jī)，2012，29（7）：68?71.

[5] 常志恒，肖鐵軍，史順波.基于JTAG的片上調(diào)試器與調(diào)試系統(tǒng)的設(shè)計(jì)實(shí)現(xiàn)[J].計(jì)算機(jī)工程與應(yīng)用，2012，48（30）：78?82.

[6] 張立強(qiáng)，宋玲，劉寶娟.JTAG并口下載設(shè)計(jì)[J].微處理機(jī)，2013，34（1）：13?15.

[7] 榮蓉.基于SoC嵌入式片上系統(tǒng)應(yīng)用研究[J].煤炭技術(shù)，2012，31（6）：218?219.

[8] 婁冕，趙翠華，張洵穎，等.一種片內(nèi)硬件調(diào)試支持單元設(shè)計(jì)[J].現(xiàn)代電子技術(shù)，2010，33（24）：18?22.

[9] 王琪，高瑛珂，華斯亮，等.可復(fù)用微處理器片上調(diào)試功能的設(shè)計(jì)與實(shí)現(xiàn)[J].計(jì)算機(jī)輔助設(shè)計(jì)與圖形學(xué)學(xué)報(bào)，2012，24（10）：1369?1374.

[10] 陳芳芳，周克寧.面向電子控制器的片上可調(diào)試性結(jié)構(gòu)設(shè)計(jì)[J].電子器件，2018，41（3）：708?712.