賀榮
(南京航空航天大學(xué)電子信息工程學(xué)院,江蘇 南京 210016)
隨著新型移動(dòng)多媒體業(yè)務(wù)的不斷涌現(xiàn),多樣化的無(wú)線(xiàn)業(yè)務(wù)種類(lèi)、大量的傳輸業(yè)務(wù)以及快速實(shí)時(shí)的傳輸需求等,要求通信波形傳輸帶寬越來(lái)越寬。目前的寬帶無(wú)線(xiàn)通信技術(shù)普遍采用多載波OFDM 技術(shù)作為物理層傳輸技術(shù),如4G-LTE、IEEE 802.16、IEEE 802.22 等民用通信標(biāo)準(zhǔn)以及美軍寬帶網(wǎng)絡(luò)波形(wideband network waveform, WNW)、ANW2 波形(Advanced Network Wideband wave-form)軍用寬帶通信波形等[1]。
寬帶通信波形為用戶(hù)帶來(lái)了快速業(yè)務(wù)傳輸?shù)耐瑫r(shí),對(duì)于設(shè)備軟硬件實(shí)現(xiàn)也帶來(lái)了更嚴(yán)苛的信號(hào)處理要求。對(duì)于采用軟件無(wú)線(xiàn)電實(shí)現(xiàn)方法來(lái)說(shuō),傳統(tǒng)的以單核DSP 芯片為核心的實(shí)現(xiàn)方案由于其芯片處理速度已無(wú)法滿(mǎn)足高速信號(hào)處理的要求,因此采用多個(gè)DSP 芯片或多核DSP 芯片的解決方案將成為必需。而多核DSP 解決方案相較多DSP 芯片方案則具有功耗低、多核共享和通信機(jī)制豐富靈活等優(yōu)勢(shì),因此對(duì)于高性能軟件無(wú)線(xiàn)電平臺(tái)將更多地采用多核DSP 芯片進(jìn)行實(shí)現(xiàn)。
目前寬帶無(wú)線(xiàn)通信波形物理層傳輸技術(shù)大多采用基于OFDM 的多載波實(shí)現(xiàn)方案,其原理框圖如圖1 所示。
圖1(a)為發(fā)送原理框圖,圖1(b)為接收原理框圖。波形物理層發(fā)送信號(hào)處理包括數(shù)據(jù)隨機(jī)化、信道編碼、符號(hào)映射(子載波調(diào)制)、導(dǎo)頻插入、IFFT、峰均比抑制、幀同步前導(dǎo)碼插入、數(shù)模變換等過(guò)程,波形物理層接收信號(hào)處理包括模數(shù)變換、OFDM幀同步檢測(cè)、載波頻偏估計(jì)與補(bǔ)償、FFT、信道傳輸函數(shù)估計(jì)與均衡、相位跟蹤、符號(hào)解映射(子載波解調(diào))、信道解碼、解隨機(jī)化等處理過(guò)程。寬帶波形物理層中的子載波調(diào)制方式為BPSK、QPSK、16QAM 等,信道編碼方式主要為卷積碼、分組+卷積碼或turbo碼和LDPC 碼等,波形子載波頻率和子載波數(shù)目等根據(jù)具體應(yīng)用和信號(hào)帶寬進(jìn)行相應(yīng)設(shè)計(jì)。
TMS320C6670 是TI 公司推出的C66x 系列多核數(shù)字信號(hào)處理芯片,該芯片具有多個(gè)通信專(zhuān)用的硬件協(xié)處理器,如FFTC(用于快速傅里葉變換),VCP(用于維特比譯碼),BCP(用于LTE 信道編碼),TCP3e(用于Turbo 編碼)以及TCP3d(用于Turbo 譯碼)等。該芯片可以為幾乎所有的無(wú)線(xiàn)通信標(biāo)準(zhǔn)提供高性能宏基站開(kāi)發(fā)平臺(tái),包括2G 制式中的GSM,3G 制式中的TD-SCDMA 和WCDMA,以及4G 制式中TDD-LTE、FDD-LTE 以及WiMax[2]。
C6670 包 含4 個(gè)DSP 核,每 核 主 頻 為1.0GHz 或1.2GHz,運(yùn)算能力為38.4GMacs(定點(diǎn),主頻1.2GHz),19.2GFlops(浮點(diǎn),主頻1.2GHz)。存儲(chǔ)器包括各核內(nèi)部存儲(chǔ)器和多核共享存儲(chǔ)器,如圖2 所示。各核內(nèi)部存儲(chǔ)器包含32kByte Level-1 程序存儲(chǔ)器和32kByte Level-1 數(shù)據(jù)存儲(chǔ)器以及1024kByte Level-2 存儲(chǔ)器。多核共享存儲(chǔ)器為2048kByte SRAM 存儲(chǔ)器(四核共享)。同時(shí)C6670 支持64bit DDR3 外部存儲(chǔ)器接口,接口速率最高至1600Mbit/s。
寬帶通信波形系統(tǒng)主要由業(yè)務(wù)終端、CPU 板、DSP板和信道板組成,系統(tǒng)內(nèi)部接口如圖3 所示。
業(yè)務(wù)終端與波形系統(tǒng)的CPU 板通過(guò)以太網(wǎng)進(jìn)行接口,發(fā)送業(yè)務(wù)終端將IP 業(yè)務(wù)數(shù)據(jù)發(fā)送給CPU 板,接收時(shí)CPU 板將恢復(fù)出的IP 數(shù)據(jù)發(fā)送回業(yè)務(wù)終端。波形系統(tǒng)內(nèi)部通過(guò)背板以串行RAPIDIO 總線(xiàn)相互連,發(fā)送時(shí)CPU 板將IP 數(shù)據(jù)組成SRIO 包格式發(fā)送給DSP 板,DSP板提取出IP 數(shù)據(jù)后進(jìn)行編碼調(diào)制形成待發(fā)送基帶信號(hào)樣點(diǎn)數(shù)據(jù)(采樣速率34.133MSample/s),基帶信號(hào)樣點(diǎn)數(shù)據(jù)被組成SRIO 包發(fā)送給信道板進(jìn)行上變頻并發(fā)射。接收時(shí)信道板將接收的射頻信號(hào)下變頻并數(shù)字采樣為基帶樣點(diǎn)數(shù)據(jù)(采樣速率為8.533MSample/s),基帶樣點(diǎn)數(shù)據(jù)同樣以SRIO 包形式發(fā)送給DSP 板,由DSP 板進(jìn)行解調(diào)解碼處理恢復(fù)為IP 包數(shù)據(jù),最后通過(guò)SRIO 總線(xiàn)發(fā)送給CPU 板。
該系統(tǒng)實(shí)現(xiàn)中由多核DSP 芯片TMS320C6670 完成大部分波形處理功能,包括物理層處理模塊、MAC 層處理模塊、業(yè)務(wù)數(shù)據(jù)接口模塊、射頻頻率生成與設(shè)置模塊、射頻接口模塊等。DSP 芯片內(nèi)波形處理各模塊劃分如圖4 所示。
適用于多核DSP 通信的并行方式有兩種:一種是主輔拓?fù)浣Y(jié)構(gòu),另一種是數(shù)據(jù)流拓?fù)浣Y(jié)構(gòu)[3-4]。數(shù)據(jù)流拓?fù)浣Y(jié)構(gòu)采用分布式控制和處理,每個(gè)處理器核采用各自的算法對(duì)某個(gè)數(shù)據(jù)塊進(jìn)行處理,并將處理后的數(shù)據(jù)傳送給后續(xù)的處理核。數(shù)據(jù)流的起始核從外部FPGA 或DDR 存儲(chǔ)器中接收初始輸入數(shù)據(jù),隨著各核任務(wù)處理進(jìn)行,核間通信順序產(chǎn)生。這種模式要求將復(fù)雜的運(yùn)算合理分割并映射于各個(gè)核中,同時(shí)要求核間支持高速低時(shí)延的數(shù)據(jù)傳送。
主輔拓?fù)浣Y(jié)構(gòu)中作為主核(控制核)的處理器通過(guò)EDMA 與共享存儲(chǔ)器(MSM SRAM 和DDR3)進(jìn)行數(shù)據(jù)交換,然后主核通過(guò)核間中斷及通信機(jī)制與輔核通信。主核起到控制作用,所有輔核(計(jì)算核)的中斷和外部接口都由控制核來(lái)處理,輔核只負(fù)責(zé)計(jì)算任務(wù),輔核之間沒(méi)有任何核間通信的產(chǎn)生。
寬帶通信波形采用多載波OFDM 實(shí)現(xiàn)兆比特秒級(jí)的高速數(shù)據(jù)傳輸,要求多核協(xié)同對(duì)大數(shù)據(jù)流數(shù)據(jù)進(jìn)行快速處理,同時(shí)波形以TDMA 作為MAC 接入方式進(jìn)行組網(wǎng)通信,又要求系統(tǒng)對(duì)信道收發(fā)時(shí)隙進(jìn)行精確控制。因此在波形實(shí)現(xiàn)中采用主輔與數(shù)據(jù)流相結(jié)合的拓?fù)浞绞剑汉? 作為主核接收信道板精確時(shí)鐘信號(hào)觸發(fā)完成TDMA 時(shí)隙控制以及對(duì)外的數(shù)據(jù)寫(xiě)入和寫(xiě)出;核3 負(fù)責(zé)完成IP 數(shù)據(jù)的組幀和解幀以及信道編碼和解碼處理;核1 負(fù)責(zé)完成對(duì)信道編碼后數(shù)據(jù)進(jìn)行多載波調(diào)制處理,包括子載波調(diào)制、IFFT、峰均比抑制等;核2 負(fù)責(zé)完成對(duì)接收到的信號(hào)樣點(diǎn)進(jìn)行信道估計(jì)、均衡、相位補(bǔ)償、FFT、子載波解調(diào)等。
由于各核之間存在大量的處理數(shù)據(jù)交換,在實(shí)現(xiàn)中采用高速DDR3 存儲(chǔ)器作為多核共享存儲(chǔ)器,通過(guò)開(kāi)設(shè)相應(yīng)的共享數(shù)據(jù)緩存來(lái)進(jìn)行數(shù)據(jù)交換。在發(fā)送時(shí),主要由核0,、核1 和核3 協(xié)同進(jìn)行處理,數(shù)據(jù)處理和交換流圖如圖5(a)所示;在接收時(shí),則由核0、核2 和核3 協(xié)同進(jìn)行處理,數(shù)據(jù)處理流圖如圖5(b)所示。
在多核間數(shù)據(jù)傳送采用了共享的緩沖區(qū),因此需要進(jìn)行多核間的通知與同步,其多核間通信機(jī)制主要包括:直接信令、間接信令和原子仲裁等[5]。直接信令是核A 通過(guò)IPC 外設(shè)向其他核直接發(fā)送事件或中斷信號(hào),一般用于少量數(shù)據(jù)的即時(shí)處理。間接信令是大批量數(shù)據(jù)通過(guò)EDMA 傳送完成后,EDMA 外設(shè)發(fā)送相應(yīng)的事件或中斷信號(hào),通知對(duì)應(yīng)核完成大批量數(shù)據(jù)的即時(shí)處理。直接信令和間接信令都會(huì)對(duì)數(shù)據(jù)接收核產(chǎn)生中斷信令,有利于傳送數(shù)據(jù)的即時(shí)處理,對(duì)于實(shí)時(shí)性要求較高的應(yīng)用可以采用,但對(duì)于大頻度數(shù)據(jù)傳遞來(lái)說(shuō),這兩種機(jī)制也存在中斷頻繁、接收核需設(shè)計(jì)對(duì)應(yīng)的中斷處理機(jī)制造成核間耦合度高等問(wèn)題。原子仲裁機(jī)制如圖6 所示,其通過(guò)對(duì)核間共享資源加入互斥信號(hào)量(鎖)來(lái)完成對(duì)共享資源的互斥訪(fǎng)問(wèn),其優(yōu)點(diǎn)是機(jī)制簡(jiǎn)單、核間耦合度低,缺點(diǎn)是處理實(shí)時(shí)性低于信令方式。針對(duì)核間的高速數(shù)據(jù)流交換,本文的波形實(shí)現(xiàn)通過(guò)開(kāi)設(shè)大容量、長(zhǎng)深度的環(huán)形數(shù)據(jù)緩沖區(qū)以降低對(duì)數(shù)據(jù)處理實(shí)時(shí)性的要求。因此在數(shù)據(jù)處理實(shí)時(shí)性要求不是嚴(yán)苛的情況下,考慮實(shí)現(xiàn)的簡(jiǎn)單化,本文主要采用原子仲裁方式來(lái)完成核間共享緩沖區(qū)的互斥處理操作[6]。
TMS320C6670 內(nèi)含32 個(gè)硬件信號(hào)量,可確保多核共享資源的互斥使用。各核可以通過(guò)獲取相應(yīng)硬件信號(hào)量(鎖)來(lái)對(duì)共享資源進(jìn)行修改,在修改完成后再將硬件信號(hào)量(鎖)釋放。多核DSP 芯片通過(guò)硬件保證了硬件信號(hào)量(鎖)獲取是原子的,即任何時(shí)刻僅有一個(gè)核擁有硬件信號(hào)量(鎖)的所有權(quán)。例程如下:
采用上述介紹的波形系統(tǒng)架構(gòu)和實(shí)現(xiàn)方案,項(xiàng)目組研制了4 臺(tái)寬帶通信波形樣機(jī)并構(gòu)建了一個(gè)小型無(wú)線(xiàn)通信網(wǎng)絡(luò)[7-8]。樣機(jī)以TDMA 方式進(jìn)行組網(wǎng)通信,其中1 臺(tái)作為中心節(jié)點(diǎn),其他3 臺(tái)作為接入節(jié)點(diǎn)。經(jīng)實(shí)際通信測(cè)試,4 臺(tái)波形樣機(jī)能夠長(zhǎng)時(shí)間穩(wěn)定工作,在8MHz 信道帶寬下網(wǎng)絡(luò)吞吐率可達(dá)10Mbit/s 以上。樣機(jī)的穩(wěn)定可靠工作也驗(yàn)證了以上寬帶通信波形軟件化實(shí)現(xiàn)方案和通信機(jī)制的合理性和正確性。
文章研究了基于TI TMS320C6670 多核DSP 芯片的多載波寬帶通信波形實(shí)現(xiàn)方案和通信機(jī)制,討論了波形中各項(xiàng)通信處理功能的多核劃分和核間通信機(jī)制。經(jīng)測(cè)試,在該多核SDP 芯片上實(shí)現(xiàn)的寬帶通信波形能夠可靠穩(wěn)定工作,最高通信速率可達(dá)10Mbit/s以上。由于TMS320C6670 芯片是TI 公司專(zhuān)為高性能無(wú)線(xiàn)基站應(yīng)用而設(shè)計(jì)的,其包含turbo 編譯碼器、viterbi 譯碼器、FFT 協(xié)處理器、BCP 協(xié)處理器等多種通信處理器,下一步可充分利用這些片上資源進(jìn)一步提升寬帶波形的通信速率。