米斌亮

摘要：現(xiàn)如今，科學(xué)技術(shù)以及社會(huì)發(fā)展的速度非?？?，由此也促使電子產(chǎn)品行業(yè)繁榮的發(fā)展，這樣一來(lái)電子產(chǎn)品的型號(hào)就越來(lái)越多，在電子產(chǎn)品生產(chǎn)的過(guò)程中，電路設(shè)計(jì)是比較重要的一個(gè)環(huán)節(jié)，電路設(shè)計(jì)的質(zhì)量直接影響著電子產(chǎn)品的性能，因此必須要重視電路設(shè)計(jì)工作。文章重點(diǎn)就電子電路設(shè)計(jì)的創(chuàng)新路徑進(jìn)行研究分析，以供參考。

關(guān)鍵詞：電子電路;創(chuàng)新路徑;分析

引言

隨著時(shí)代的進(jìn)步和電子科學(xué)技術(shù)的發(fā)展，電子產(chǎn)品不僅滲透到科研、生產(chǎn)和社會(huì)生活的各個(gè)方面，而且已成為世界各國(guó)現(xiàn)代化、信息化的重要標(biāo)志。從20世紀(jì)60年代開(kāi)始，電子器件出現(xiàn)了飛速的發(fā)展，而且隨著微電子和半導(dǎo)體制造工藝的進(jìn)步，集成度不斷提高。CPLD/FPGA、ARM、DSP、A/D、D/A、RAM和ROM等器件之間的物理和功能界限正日趨模糊，潛人式系統(tǒng)和片上系統(tǒng)得已實(shí)現(xiàn)。以大規(guī)?？删幊碳呻娐窞槲镔|(zhì)基礎(chǔ)的EDA技術(shù)打破了軟硬件之間的設(shè)計(jì)界限，使硬件系統(tǒng)軟件化，這已成為現(xiàn)代電子電路設(shè)計(jì)的發(fā)展趨勢(shì)。

一、電子電路設(shè)計(jì)概述

（一）電子電路設(shè)計(jì)的原則

第一，整體性原則。在進(jìn)行電子電路設(shè)計(jì)時(shí)，要以整體電路為出發(fā)點(diǎn)，樹(shù)立起全局的意識(shí)，同時(shí)還需要對(duì)電路中各個(gè)部分之間的聯(lián)系充分的重視，協(xié)調(diào)好局部與整體之間的關(guān)系，保證電路設(shè)計(jì)的完整性。外部環(huán)境對(duì)整體電路設(shè)計(jì)的影響比較大，因此在進(jìn)行設(shè)計(jì)時(shí)需要對(duì)這一問(wèn)題進(jìn)行考慮，在綜合設(shè)計(jì)的基礎(chǔ)上，對(duì)局部進(jìn)行分析和考慮，從而提升設(shè)計(jì)的科學(xué)性;第二，功能性原則。隨著電子產(chǎn)品的發(fā)展，電子產(chǎn)品所提供的功能越來(lái)越多元化，基于電子產(chǎn)品的各項(xiàng)功能，在進(jìn)行電路設(shè)計(jì)時(shí)，將電路劃分為幾個(gè)不同的模塊，每個(gè)模塊承擔(dān)一項(xiàng)或者幾項(xiàng)功能，將每個(gè)模塊的電路設(shè)計(jì)完成之后，再將模塊電路設(shè)計(jì)進(jìn)行組合，最終形成完整的電子電路設(shè)計(jì)圖

（二）電子電路設(shè)計(jì)技術(shù)

電子電路設(shè)計(jì)需要采用合適的方法，具體的方法包括遺傳算法，這種方法在進(jìn)行設(shè)計(jì)的過(guò)程中將關(guān)注的焦點(diǎn)放在需要解決的問(wèn)題上，針對(duì)性地進(jìn)行代碼設(shè)計(jì)，對(duì)需要解決的問(wèn)題進(jìn)行相應(yīng)的編程，這樣的方式可以在進(jìn)行程序編制的過(guò)程中避免因?yàn)楦?jìng)爭(zhēng)機(jī)制帶來(lái)不同遺傳操作和交叉變異的問(wèn)題，滿足現(xiàn)實(shí)情況下的管理機(jī)制，對(duì)其中較差的個(gè)體進(jìn)行替代，保證代碼的使用更加符合技術(shù)的需要，不斷地滿足現(xiàn)實(shí)條件，對(duì)結(jié)果進(jìn)行更加全面的管理，對(duì)實(shí)際問(wèn)題進(jìn)行整體解決。而現(xiàn)場(chǎng)可編程邏輯陣列是將邏輯電路方式進(jìn)行應(yīng)用，采用在線編程的方式，將存儲(chǔ)芯片設(shè)置在RAM內(nèi)，在需要編程的過(guò)程中通過(guò)原理圖和硬件對(duì)語(yǔ)言進(jìn)行描述，然后將數(shù)據(jù)存儲(chǔ)到RAM內(nèi)，這樣將數(shù)據(jù)進(jìn)行存儲(chǔ)的方式使得相關(guān)的邏輯關(guān)系得到更加科學(xué)的處理，一旦對(duì)其中的FPGA開(kāi)發(fā)軟件進(jìn)行斷電之后，就會(huì)出現(xiàn)RAM的邏輯關(guān)系空白，為整體的數(shù)據(jù)存儲(chǔ)節(jié)省較多的空間，提升FPGA系統(tǒng)的使用效率，將不同的數(shù)據(jù)流灌入到硬件系統(tǒng)中，提升電子電路設(shè)計(jì)的整體質(zhì)量，便于對(duì)設(shè)計(jì)方法進(jìn)行全面的創(chuàng)新。

二、電子電路設(shè)計(jì)的創(chuàng)新方法

（一）層次化設(shè)計(jì)方法

所謂層次化設(shè)計(jì)方法，就是將電子電路分成不同的層次，具體說(shuō)來(lái)可以分為三層，第一層為頂層，設(shè)計(jì)時(shí)面向系統(tǒng)，對(duì)系統(tǒng)的總功能進(jìn)行描述，第二層為中層，設(shè)計(jì)時(shí)面向電路級(jí)，第三層為底層，設(shè)計(jì)時(shí)面向物理實(shí)現(xiàn)級(jí)，此層次的設(shè)計(jì)是對(duì)較小單元的設(shè)計(jì)。對(duì)于這三個(gè)層次的設(shè)計(jì)順序，并沒(méi)有具體的要求，設(shè)計(jì)師可以自由的進(jìn)行。

（二）漸進(jìn)式的組合設(shè)計(jì)方法

漸進(jìn)式設(shè)計(jì)也是電子電路設(shè)計(jì)中經(jīng)常出現(xiàn)的情況，這種設(shè)計(jì)方式主要是將一些附加功能帶入到管理中，將設(shè)計(jì)的相關(guān)指標(biāo)使用到設(shè)計(jì)中，其中包括高頻、低頻模擬電路、數(shù)字電子線路的結(jié)構(gòu)設(shè)計(jì)，然后依據(jù)實(shí)際情況設(shè)計(jì)相應(yīng)的單元電路結(jié)構(gòu)，將電子電路工作的特點(diǎn)和運(yùn)行方式融入到設(shè)計(jì)中，并將線路設(shè)計(jì)進(jìn)行全面的整合，注重輸入與輸出之間的相互關(guān)系，保證電路設(shè)計(jì)的規(guī)范性，將電子電路設(shè)計(jì)得更加便于操作。

（三）硬件描述語(yǔ)言設(shè)計(jì)方法

從當(dāng)前來(lái)看，這是一種比較先進(jìn)的電子電路設(shè)計(jì)方法。所謂硬件描述語(yǔ)言設(shè)計(jì)方法，就是指電子設(shè)計(jì)自動(dòng)化。在利用此種方法進(jìn)行電子電路設(shè)計(jì)時(shí)，首先需要對(duì)需求進(jìn)行分析，根據(jù)電子電路需求設(shè)計(jì)出總體的方案，隨后在總方案的框架內(nèi)來(lái)進(jìn)行單元電路設(shè)計(jì)，并通過(guò)仿真來(lái)驗(yàn)證單元電路設(shè)計(jì)的科學(xué)性，單元電路設(shè)計(jì)完成之后需要進(jìn)行組合，對(duì)于形成的整體電路需要進(jìn)行分析及優(yōu)化，最終形成比較完善的電子電路設(shè)計(jì)。

三、電子電路設(shè)計(jì)的創(chuàng)新路徑

（一）電子電路構(gòu)架設(shè)計(jì)的創(chuàng)新

首先需要對(duì)整體的設(shè)計(jì)構(gòu)架進(jìn)行管理，在設(shè)計(jì)中對(duì)FPGA系統(tǒng)進(jìn)行重新定義，在硬件單元內(nèi)部建立連接，找出更加明確的構(gòu)建系統(tǒng)，對(duì)設(shè)計(jì)途徑進(jìn)行創(chuàng)新。在設(shè)計(jì)結(jié)束之后需要對(duì)設(shè)計(jì)目標(biāo)以及設(shè)計(jì)結(jié)果進(jìn)行對(duì)比，可以采用錯(cuò)誤的代碼，驗(yàn)證系統(tǒng)在進(jìn)行甄別過(guò)程中的效果，對(duì)于出現(xiàn)問(wèn)題的地方及時(shí)進(jìn)行改進(jìn)。在結(jié)束之后選擇適宜的子系統(tǒng)，其中一部分保持原本的運(yùn)行狀態(tài)，一部分按照遺傳算法進(jìn)行一定的修改，這樣可以對(duì)系統(tǒng)進(jìn)行更加完善的處理，使操作的適應(yīng)性更強(qiáng)。進(jìn)行改進(jìn)之后再對(duì)系統(tǒng)進(jìn)行整體的驗(yàn)證，不斷地對(duì)設(shè)計(jì)方案進(jìn)行改進(jìn)，使得設(shè)計(jì)更加符合方案的需要。

（二）對(duì)設(shè)計(jì)環(huán)境進(jìn)行創(chuàng)新

在設(shè)計(jì)過(guò)程中需要對(duì)系統(tǒng)的環(huán)境進(jìn)行創(chuàng)新，用于測(cè)試的環(huán)境需要將測(cè)試的硬件與顯示的FPGA構(gòu)架和硬件進(jìn)行全面的控制，制定適宜的仿真軟件。計(jì)算機(jī)在使用的過(guò)程中可以通過(guò)通信電纜將數(shù)據(jù)從計(jì)算機(jī)下載到FPGA系統(tǒng)中，使用規(guī)范化的儀器對(duì)數(shù)據(jù)采集中的硬件和軟件進(jìn)行連接，對(duì)設(shè)計(jì)方案進(jìn)行全面的評(píng)估，并將數(shù)據(jù)轉(zhuǎn)化進(jìn)行應(yīng)試實(shí)驗(yàn)，對(duì)軟件進(jìn)行仿真處理，提升系統(tǒng)整體運(yùn)行環(huán)境。

結(jié)束語(yǔ)：

綜上所述，電子電路設(shè)計(jì)對(duì)于科技的發(fā)展具有較為關(guān)鍵的作用，需要對(duì)系統(tǒng)進(jìn)行全面的管理，對(duì)設(shè)計(jì)方法進(jìn)行不斷的創(chuàng)新，使設(shè)計(jì)在多變的環(huán)境中實(shí)現(xiàn)自我重構(gòu)，提升設(shè)計(jì)的科學(xué)性，使抽象的理論形象化、復(fù)雜的電路實(shí)際化，不僅提高理解分析能力，而且能提高設(shè)計(jì)能力。通過(guò)設(shè)計(jì)和模擬仿真可以快速地反映出所設(shè)計(jì)電路的性能，使設(shè)計(jì)更加生動(dòng)、直觀、實(shí)時(shí)和高效，從而更好地為人類(lèi)造福。

參考文獻(xiàn)：

[1]盧重慶，蔣崇瀚.探析計(jì)算機(jī)高速數(shù)字電路設(shè)計(jì)技術(shù)及優(yōu)化措施[J].電子世界，2020（05）：164-165.

[2]孫淑艷，黃曉明，趙東.創(chuàng)新教學(xué)設(shè)計(jì)在電工電子實(shí)驗(yàn)中的應(yīng)用[J].工業(yè)和信息化教育，2020（02）：70-73.

[3]韓芝俠，王曉利，趙亮，孫小娟，陳渭紅.電子技術(shù)課程設(shè)計(jì)實(shí)踐教學(xué)感悟[J].內(nèi)江科技，2020，41（02）：158.