江承財(cái) 李 明 張小虎 云 龍

(1.西安電子工程研究所 西安 710100；2.陸軍裝備部駐西安地區(qū)軍事代表局 西安 710032)

0 引言

60年代發(fā)展起來(lái)的二維平面相控陣，主要應(yīng)用在外太空目標(biāo)監(jiān)視和戰(zhàn)略預(yù)警等重要場(chǎng)合。隨著相控陣總體技術(shù)發(fā)展和核心移相組件制造工藝日趨成熟、成本不斷降低，二維平面相控陣日益廣泛地應(yīng)用在戰(zhàn)術(shù)雷達(dá)領(lǐng)域。相控陣?yán)走_(dá)TAS、TWS、分區(qū)搜索、Burnt Out等多種功能主要得益于天線波束快速掃描和快速賦形的技術(shù)特點(diǎn)。相較于一維相控陣，二維平面相控陣?yán)走_(dá)工作模式更加多樣化，對(duì)波束捷變要求更高，同時(shí)因其移相單元數(shù)量巨大，系統(tǒng)對(duì)波束控制電路響應(yīng)速度提出了更高的要求。

常見(jiàn)的波束控制電路硬件架構(gòu)一般基于DSP、專(zhuān)用ASIC芯片或FPGA芯片。DSP硬件架構(gòu)波束控制電路在一維線陣相控陣?yán)走_(dá)中應(yīng)用較多，其控制規(guī)模較小，配相計(jì)算響應(yīng)時(shí)間控制在雷達(dá)系統(tǒng)時(shí)序可接受范圍，其優(yōu)勢(shì)在于電路調(diào)試效率較高,實(shí)現(xiàn)速度快；專(zhuān)用ASIC波束控制芯片較多見(jiàn)于批產(chǎn)相控陣天線或子陣波束控制中，其設(shè)計(jì)成本較高，但在定型批產(chǎn)應(yīng)用后效益明顯；FPGA芯片架構(gòu)的波束控制電路，其成本適中，適合于小批量生產(chǎn)過(guò)程和批產(chǎn)先期驗(yàn)證，其豐富的存儲(chǔ)器資源、DSP資源、IO資源以及硬件并行運(yùn)算特性，有利于快速實(shí)現(xiàn)配相算法和配相控制信息傳輸，滿足天線波束高速掃描需求。

本文首先解析二維相控陣配相計(jì)算方程，獲得適用于FPGA架構(gòu)的配相算法；然后利用FPGA芯片豐富的存儲(chǔ)器資源、DSP資源和并行運(yùn)算特性實(shí)現(xiàn)架構(gòu)優(yōu)化的配相算法；最后通過(guò)誤差分析比對(duì)，驗(yàn)證了基于FPGA的二維相控陣天線配相算法的運(yùn)算精度。

1 二維平面相控陣配相方程解析

以矩形格均勻陣排列天線單元的二維平面陣列進(jìn)行配相方程解析。圖1為天線單元分布和坐標(biāo)關(guān)系圖。天線陣面在xoy平面上，共M×N個(gè)移相單元，單元間距分別為dx和dy，dx為x軸方向單元間距，dy為y軸方向單元間距，z軸為天線法線方向。

以球坐標(biāo)表示目標(biāo)方向矢量，其中方位角φ定義為目標(biāo)方向矢量在xz平面投影線與z軸夾角，俯仰角θ定義為目標(biāo)方向矢量與其在xz平面投影線夾角。目標(biāo)方向以方向余弦表示為(cosαx，cosαy，cosαz)[1]，天線單元到目標(biāo)方向之間存在的路程差決定了信號(hào)傳輸過(guò)程中的相位差。相鄰單元之間的空間相位差，沿x軸和y軸方向分別為

(1)

(2)

圖1 天線單元分布和坐標(biāo)關(guān)系圖

第(i，k)單元與第(0,0)單元之間的空間相位差為

ΔΦik=iΔφx+kΔφy

(3)

設(shè)天線移相單元提供的陣內(nèi)相位差為

ΔΦBik=iΔφBx+kΔφBy

(4)

則圖1所示二維平面陣列方向圖為

(5)

在圖1定義的球坐標(biāo)系中，有

(6)

將式(6)代入式(5)，方向圖又可表示為

(7)

由式(7)可知，當(dāng)陣內(nèi)相位差滿足

(8)

條件時(shí)，將在(θ，φ)方向獲得方向圖最大值，即實(shí)現(xiàn)天線波束在該方向上的指向。將式(8)代入式(4)，可得此時(shí)天線單元(i，k)的陣內(nèi)相位差為

(9)

式(9)即為均勻分布二維平面陣列的配相方程，按該式計(jì)算M×N個(gè)天線單元陣內(nèi)相位差，并將相應(yīng)移相單元相位置為計(jì)算獲得的相位值即可將天線波束指向(θ，φ)方向。

2 二維平面相控陣配相算法的FPGA實(shí)現(xiàn)

在非超寬帶系統(tǒng)中，若不考慮延遲線應(yīng)用，各天線單元計(jì)算獲取的相移值以2π為周期取模。在實(shí)際天線系統(tǒng)中的移相單元一般采用數(shù)字式移相器，其移相步進(jìn)受限于移相器基本位位數(shù)，相位控制碼需按移相步進(jìn)量化。因此針對(duì)式(9)的配相方程，配相計(jì)算過(guò)程還包括以下兩個(gè)步驟。

(10)

(11)

式(11)為基于數(shù)字移相器的二維平面相控陣配相方程。其中，i為方位向天線單元計(jì)數(shù)，k為俯仰向天線單元計(jì)數(shù)，dx為方位向天線單元間距，dy為俯仰向天線單元間距，θ為俯仰角，φ為方位角，λ為輻射微波信號(hào)波長(zhǎng)，n為數(shù)字移相器位數(shù)。有λ=c/f，同時(shí)將弧度表示為角度，式(11)可化為

(12)

式(12)中c為光速，工程應(yīng)用中一般取299792458 m/s。由于數(shù)字移相器移相表現(xiàn)為滯后相移，因此取配相碼時(shí)有

(13)

在FPGA內(nèi)部進(jìn)行配相計(jì)算，為提高運(yùn)算速度，有必要將浮點(diǎn)運(yùn)算變換為定點(diǎn)運(yùn)算，并盡量簡(jiǎn)化運(yùn)算過(guò)程[2]。根據(jù)FPGA運(yùn)算特性，將式(13)進(jìn)一步改造為

Ph_Code=Round{mod[(imxf/s×2pcosθ×2qsinφ×
2w+kmyf/s×2rsinθ×2t+φ(i,k)/s×2u),2n+u]}?u

(14)

式(14)中，s=360/2n，為數(shù)字移相器相移步進(jìn)量，其值為常量；2p、2q、2w、2r、2t皆為配相計(jì)算參數(shù)浮點(diǎn)化定點(diǎn)的放大倍數(shù)；φ(i,k)為天線單元(i，k)的通道初始相位。

FPGA內(nèi)部的Block RAM存儲(chǔ)器資源，支持實(shí)現(xiàn)單口ROM、雙口ROM等多種靜態(tài)存儲(chǔ)器[3]。將式(14)中部分乘法、除法、余弦函數(shù)、正弦函數(shù)、浮點(diǎn)轉(zhuǎn)定點(diǎn)等過(guò)程先期進(jìn)行預(yù)運(yùn)算，計(jì)算結(jié)果作為FPGA靜態(tài)存儲(chǔ)器的初始化文件，建立相應(yīng)查找ROM。配相計(jì)算過(guò)程中以查表方式代替這些實(shí)現(xiàn)復(fù)雜、耗時(shí)較多的環(huán)節(jié)，減輕計(jì)算時(shí)序壓力。以頻率點(diǎn)為索引變量，建立方位向、俯仰向頻率信息查找表，表內(nèi)存儲(chǔ)內(nèi)容分別為Round(mxf/s×2p)、Round(myf/s×2r)，數(shù)據(jù)類(lèi)型為有符號(hào)整數(shù)；以俯仰角波位號(hào)為索引變量，建立俯仰角余弦查找表、正弦查找表，表內(nèi)存儲(chǔ)內(nèi)容分別為Round(cosθ×2q)、Round(sinθ×2t)，數(shù)據(jù)類(lèi)型為有符號(hào)整數(shù)；以方位角波位號(hào)為索引變量，建立方位角正弦查找表，表內(nèi)存儲(chǔ)內(nèi)容為Round(sinφ×2w)，數(shù)據(jù)類(lèi)型為有符號(hào)整數(shù)；以頻率點(diǎn)和天線單元在方位、俯仰向的單元計(jì)數(shù)i、k為索引，建立初始相移查找表，表內(nèi)存儲(chǔ)內(nèi)容為Round(φ(i,k)/s×2u)。

式(14)求和的三組參量imxf/s×2pcosθ×2qsinφ×2w、kmyf/s×2rsinθ×2t和φ(i,k)/s×2u已經(jīng)進(jìn)行移相步進(jìn)量化，且放大倍數(shù)皆為u，故將其求和后按2n+u取模右移u位即獲得配相碼值。

圖2為配相算法在FPGA平臺(tái)實(shí)現(xiàn)的基本流程圖。為進(jìn)一步改善計(jì)算精度，減小量化誤差帶來(lái)的影響，將配相計(jì)算過(guò)程中產(chǎn)生的量化殘差迭代進(jìn)入計(jì)算流程[4]。

圖2 FPGA平臺(tái)實(shí)現(xiàn)二維配相算法基本流程圖

利用FPGA豐富的DSP資源，可以并行開(kāi)展多單元配相計(jì)算。M×N規(guī)模的天線陣列，若DSP資源充足，可以按行N或列M展開(kāi)配相計(jì)算，整陣計(jì)算耗時(shí)等同于單行或單列線陣的配相計(jì)算時(shí)間，為順序執(zhí)行指令方式配相計(jì)算的1/N或1/M。在某24×48規(guī)模的二維平面相控陣配相過(guò)程中，按行展開(kāi)配相計(jì)算，并列進(jìn)行24組配相計(jì)算支路，每支路計(jì)算48個(gè)天線單元配相碼，設(shè)計(jì)計(jì)算節(jié)拍脈沖為10 MHz，計(jì)算完成全陣所有天線單元配相碼僅耗時(shí)4.8 μs，與順序執(zhí)行計(jì)算方式相比，耗時(shí)量極大程度減小。為進(jìn)一步縮減波束控制響應(yīng)時(shí)間，可以在配相計(jì)算和配相控制信息傳輸之間安排流水作業(yè)，將大部分配相計(jì)算時(shí)間覆蓋在有源組件結(jié)構(gòu)形式和傳輸速率決定的配相控制信息傳輸時(shí)間內(nèi)，理論上可以將獨(dú)立配相計(jì)算時(shí)間開(kāi)銷(xiāo)壓縮至2～3個(gè)計(jì)算節(jié)拍。圖3為M×N規(guī)模的天線陣列按行展開(kāi)并行配相計(jì)算流程圖。

3 算法誤差分析

二維平面相控陣配相算法在FPGA平臺(tái)上實(shí)現(xiàn)，其主要過(guò)程包括數(shù)據(jù)量化、數(shù)據(jù)轉(zhuǎn)換、查表、并行運(yùn)算等步驟。算法的精度與數(shù)據(jù)量化轉(zhuǎn)換帶來(lái)的誤差直接相關(guān)，當(dāng)放大倍數(shù)因子2u越大，則四舍五入誤差噪聲越小，對(duì)算法的精度影響越小[5]。為平衡FPGA資源利用率、運(yùn)算速度、運(yùn)算精度和FPGA系統(tǒng)功耗，需合理設(shè)置放大倍數(shù)因子2u。放大倍數(shù)因子2u確定后，根據(jù)天線陣指向角精度要求、頻率點(diǎn)數(shù)等實(shí)際情況動(dòng)態(tài)調(diào)整式(14)中2p、2q、2w、2r、2t參數(shù)。經(jīng)仿真計(jì)算，證明配相算法精度與放大倍數(shù)因子2u直接相關(guān)。圖4為某24×48規(guī)模二維平面相控陣第(3,5)單元基于FPGA的配相碼計(jì)算結(jié)果與Matlab使用雙精度浮點(diǎn)配相計(jì)算結(jié)果誤差統(tǒng)計(jì)。統(tǒng)計(jì)在0.01°波束躍度隨機(jī)指向情況下，200次配相碼計(jì)算過(guò)程中不同放大倍數(shù)因子對(duì)FPGA配相碼計(jì)算誤差造成的影響。

在某24×48規(guī)模的二維平面相控陣配相過(guò)程中，當(dāng)放大倍數(shù)因子達(dá)到248以上時(shí)，通過(guò)合理調(diào)整2p、2q、2w、2r、2t參數(shù)，F(xiàn)PGA計(jì)算結(jié)果與Matlab雙精度浮點(diǎn)運(yùn)算結(jié)果完全一致。

4 結(jié)束語(yǔ)

本文基于FPGA的二維相控陣天線配相算法，充分利用了FPGA芯片架構(gòu)優(yōu)勢(shì)，依賴其豐富的存儲(chǔ)器資源、DSP資源和并行運(yùn)算特性，可以實(shí)現(xiàn)大規(guī)模二維相控陣天線高速高精度配相計(jì)算，滿足天線波束高速掃描需求。另外，相較于其他硬件架構(gòu)的配相方式，應(yīng)用該算法實(shí)現(xiàn)二維相控陣天線波束控制，波控系統(tǒng)集成度、可靠性、軟件可移植性均有較大改善。

圖3 M×N陣列按行展開(kāi)配相算法流程圖

圖4 配相碼誤差統(tǒng)計(jì)