（中車(chē)株洲電力機(jī)車(chē)研究所有限公司，湖南 株洲 412005）

0 引言

來(lái)源于中部地區(qū)某電子裝置設(shè)備研究所，對(duì)其所生產(chǎn)的電子對(duì)抗系統(tǒng)進(jìn)行研究，從其系統(tǒng)的構(gòu)成上來(lái)看仍然采取傳統(tǒng)的邏輯分析模式，在進(jìn)行相關(guān)單元的測(cè)試時(shí)，需要對(duì)100多個(gè)端口進(jìn)行測(cè)試，但是目前所使用的邏輯分析儀的通道僅有64位，因此對(duì)相關(guān)單元的測(cè)試的效率普遍比較低，在測(cè)試時(shí)需要反復(fù)的對(duì)邏輯探針進(jìn)行插拔。同時(shí)測(cè)試設(shè)備的自動(dòng)化水平比較低，在測(cè)試的過(guò)程中需要進(jìn)行大量的人為操作，對(duì)相關(guān)數(shù)據(jù)的記錄也需要采取手工的方式來(lái)進(jìn)行，針對(duì)單件產(chǎn)品的測(cè)試往往需要就需要花費(fèi)三個(gè)小時(shí)以上的時(shí)間，因此這種效率低下的測(cè)試方式，在很大程度上影響了生產(chǎn)的周期，也難以保證項(xiàng)目能夠按時(shí)的交付，在這種情況下就需要尋求一種具有較高自動(dòng)化水平的測(cè)試手段[1]。

1 FPGA測(cè)試板卡硬件方案

在本文的設(shè)計(jì)預(yù)想中，采取了將現(xiàn)場(chǎng)可編程門(mén)陣列（FPGA）作為主要核心器件的板卡。同時(shí)從電子對(duì)抗系統(tǒng)的實(shí)際測(cè)試需要出發(fā)，保證系統(tǒng)能夠?qū)Ρ粶y(cè)單元進(jìn)行自動(dòng)化的數(shù)據(jù)上傳以及數(shù)據(jù)收集，另外還設(shè)計(jì)了串口通信電路。在很大程度上保證了可編程門(mén)陣列測(cè)試板卡能夠與上位機(jī)之間進(jìn)行總線的信息共享，圖1為現(xiàn)場(chǎng)可編程門(mén)陣列測(cè)試板卡的設(shè)計(jì)圖。

2 功能模塊及器件選型

在該論文章節(jié)中主要對(duì)可編程門(mén)陣列測(cè)試板卡幾個(gè)關(guān)鍵的模塊進(jìn)行了介紹。分別為數(shù)據(jù)采集以及控制模塊，數(shù)字處理模塊以及系統(tǒng)內(nèi)部存儲(chǔ)模塊，可編程門(mén)陣列的系統(tǒng)配置模塊，系統(tǒng)的控制模塊。并對(duì)系統(tǒng)接收發(fā)器的選擇，現(xiàn)場(chǎng)可編程門(mén)陣列的選擇，以及系統(tǒng)儲(chǔ)存器的選擇進(jìn)行了介紹。

系統(tǒng)接收發(fā)模塊；由于在電子對(duì)抗系統(tǒng)中參數(shù)測(cè)量單元的數(shù)字信號(hào)類(lèi)型為晶體管-晶體管邏輯電平，因此為了保證信號(hào)接發(fā)的穩(wěn)定性，采取了現(xiàn)場(chǎng)可編程門(mén)陣列與總線接收器連接的方式。在信號(hào)收發(fā)的過(guò)程中總線收發(fā)器能夠?qū)w管-晶體管電平轉(zhuǎn)化為現(xiàn)場(chǎng)可編程門(mén)陣列可讀的IO電平。在信號(hào)接收的過(guò)程中現(xiàn)場(chǎng)可編程門(mén)陣列主要對(duì)245方面的信號(hào)進(jìn)行控制，從而對(duì)電子對(duì)抗系統(tǒng)的參測(cè)單元數(shù)據(jù)進(jìn)行收集，同時(shí)現(xiàn)場(chǎng)可編程門(mén)陣列也能通過(guò)245將相關(guān)的控制信息傳輸給參測(cè)單元。在此系統(tǒng)中245的通道數(shù)為16個(gè)?，F(xiàn)場(chǎng)可編程門(mén)陣列輸入輸出IOB電壓為+3.3V，在這樣的電壓情況下，需要保證管腳端口的負(fù)載能力。為了實(shí)現(xiàn)對(duì)管腳端口負(fù)載能力的要求，同時(shí)增加系統(tǒng)的驅(qū)動(dòng)力，因此在總線的接收發(fā)器芯片的選擇上需要選擇245系列的芯片，該芯片在制程工藝上采取了雙路金屬CMOS技術(shù)，因此轉(zhuǎn)化率上以及系統(tǒng)的能耗水平上均有很大的優(yōu)勢(shì)?？傮w的設(shè)計(jì)思路如圖2所示。

在傳統(tǒng)的測(cè)試模式下由于測(cè)試通道僅有64位，因此測(cè)試的效率比較低，在新的設(shè)計(jì)方案下，能夠由于系統(tǒng)的通道數(shù)增加為128位，同時(shí)能夠同時(shí)兼容十個(gè)16位的總線收發(fā)器，因此能夠在很大程度上提升測(cè)試的效率，另外在該系統(tǒng)方案中，還有多余的端口，這就為后續(xù)的拓展提供了條件。在系統(tǒng)方案中現(xiàn)場(chǎng)可編程門(mén)陣列能夠通過(guò)245進(jìn)行編程控制，因此能夠自動(dòng)化的對(duì)參測(cè)單元進(jìn)行數(shù)據(jù)采集。

3 數(shù)據(jù)處理與存儲(chǔ)模塊

該功能模塊為Xilinx公司Virtex-4FPGA系列產(chǎn)品。同時(shí)該功能模塊中的現(xiàn)場(chǎng)可編程門(mén)陣列制造工藝為90nm，封裝的芯片內(nèi)包含大約二十萬(wàn)個(gè)邏輯處理單元，整個(gè)處理器的頻率在500MHz，能夠?qū)崿F(xiàn)對(duì)邏輯密集型處理優(yōu)化，并為高性能信號(hào)的處理提供了平臺(tái)，另外在該功能模塊中也為高速串行連接和嵌入式處理應(yīng)用進(jìn)行了專(zhuān)門(mén)的優(yōu)化。在本文的研究中，從實(shí)際應(yīng)用的角度出發(fā)點(diǎn)，出于提升處理模塊可拓展性考慮，主要采取了XC4VFX60-10FF672I芯片方案，從現(xiàn)場(chǎng)可編程門(mén)陣列的主要構(gòu)成上來(lái)看，主要分為邏輯處理單元，系統(tǒng)存儲(chǔ)單元，時(shí)鐘管理單元，以及相關(guān)的網(wǎng)絡(luò)模塊等，在邏輯處理單元中，CLB起到主要的邏輯處理功能，在CLB中的開(kāi)關(guān)矩陣是可配置的，在這個(gè)矩陣中通常有四到六個(gè)輸入口，同時(shí)也包含復(fù)用器以及觸發(fā)器，在功能模塊運(yùn)行的過(guò)程中對(duì)開(kāi)關(guān)矩陣進(jìn)行靈活的控制。從分Xilinx現(xiàn)場(chǎng)可編程門(mén)陣列的系統(tǒng)構(gòu)成上來(lái)看，系統(tǒng)中具有多個(gè)Slice以及附加邏輯，因此在系統(tǒng)的配置上具有很大的靈活性，同時(shí)系統(tǒng)的運(yùn)行內(nèi)存吧以及存儲(chǔ)空間也可以進(jìn)行較為自由的配置。在現(xiàn)場(chǎng)可編程門(mén)陣列中用戶(hù)I/O主要負(fù)責(zé)對(duì)外輸入以及數(shù)據(jù)的輸入。為了提升對(duì)不同電壓的適應(yīng)性在現(xiàn)場(chǎng)可編程門(mén)陣列系統(tǒng)內(nèi)部存在多個(gè)BANK，這就保證了功能模塊對(duì)不同電壓的適應(yīng)性[2]。

由于XC4VFX60的配置十分豐富，系統(tǒng)中的Slice擁有25280個(gè)，系統(tǒng)中分布式存儲(chǔ)的容量達(dá)到了395kB，隨機(jī)存取存儲(chǔ)器容量達(dá)到了4176kB，同時(shí)為了提升計(jì)算的速度，在系統(tǒng)中配置了兩個(gè)RISCPowerPC處理器，XtremeDSPSlice的數(shù)量則達(dá)到了128個(gè)，為了保證系統(tǒng)的同步性設(shè)置了16個(gè)DCM，16個(gè)高速串行收發(fā)器也保證了數(shù)據(jù)收發(fā)的速率，4個(gè)以太網(wǎng)MAC內(nèi)核則保證了系統(tǒng)的網(wǎng)絡(luò)性能。目前Xilinx廠家已經(jīng)發(fā)展出了多代Virtex版本，制造的工藝也在不斷地提升，最早的Virtex采用90納米工藝制造，而最新的Virtex版本則采用了先進(jìn)的16納米工藝。但是目前來(lái)看，在Xilinx的產(chǎn)品中Virtex-4仍是最具有性?xún)r(jià)比的產(chǎn)品，在性能上具有比較高的穩(wěn)定性，同時(shí)價(jià)格相對(duì)低廉，基本上能夠滿(mǎn)足電子對(duì)抗系統(tǒng)的測(cè)試要求。

在電子對(duì)抗系統(tǒng)測(cè)試的過(guò)程中，主要的并行數(shù)據(jù)主要包括了向幅度碼、后向幅度碼、左向幅度碼、后向幅度碼、頻率碼等多項(xiàng)系統(tǒng)參數(shù)指標(biāo)。所有的參與測(cè)試的并行數(shù)據(jù)進(jìn)行匯總，能夠融合成128bit的數(shù)據(jù)。

4 FPGA配置模塊

目前來(lái)看，大部分的現(xiàn)場(chǎng)可編程門(mén)陣列都在存儲(chǔ)方式上通過(guò)靜態(tài)隨機(jī)存儲(chǔ)來(lái)進(jìn)行表邏輯形成結(jié)構(gòu)的查找，從而組成系統(tǒng)的邏輯發(fā)生器，由于系統(tǒng)中的靜態(tài)隨機(jī)存儲(chǔ)器具有易失性，因此一旦現(xiàn)場(chǎng)可編程門(mén)陣列發(fā)生了斷電，系統(tǒng)的邏輯配置將很難找回，這也是目前大多數(shù)的現(xiàn)場(chǎng)可編程門(mén)陣列都通過(guò)配置PROM、Flash來(lái)保存系統(tǒng)邏輯配置的主要原因。Xilinx公司生產(chǎn)的PlatformFlashProm能夠?yàn)橛脩?hù)提供1～32MB存儲(chǔ)空間的各種型號(hào)，對(duì)可編程門(mén)陣列都具有很好的可兼容性。JTAG接口是一種用于芯片內(nèi)部測(cè)試的接口，在電路邊界的掃描中能夠得到很好的應(yīng)用，同時(shí)JTAG接口也能用于可編程門(mén)陣列系統(tǒng)邏輯配置的保存，通過(guò)JTAG接口Xilinx仿真器能夠?qū)⑾到y(tǒng)的配置直接下到Prom中，這樣即使發(fā)生了斷電的情況系統(tǒng)的邏輯配置還會(huì)存在，在通電以后，Prom會(huì)將系統(tǒng)配置文件上傳到可編程門(mén)陣列中在，這樣就避免了對(duì)可編程門(mén)陣列反復(fù)的進(jìn)行系統(tǒng)配置，在供電方式上。Xilinx公司的可編程門(mén)陣列采用了3.3V的內(nèi)核電壓供電，對(duì)接口采取串行配置。同時(shí)Xilinx公司也提供了必要的修訂技術(shù)，保證了Prom與不同的修訂版本都有比較強(qiáng)的兼容性。在通電的狀態(tài)下，通過(guò)對(duì)配置文件進(jìn)行修改，來(lái)保證在現(xiàn)場(chǎng)可編程門(mén)陣列實(shí)現(xiàn)系統(tǒng)版本的修訂。另外通過(guò)相關(guān)的數(shù)據(jù)壓縮技術(shù)能夠有效的降低配置文件數(shù)據(jù)的容量，也在很大程度上節(jié)省了現(xiàn)場(chǎng)可編程門(mén)陣列的存儲(chǔ)空間。

目前有多種串口通信標(biāo)準(zhǔn)，從RS232發(fā)展到RS485，反映了串口總線不斷發(fā)展演化的過(guò)程。在諸多的串口通信標(biāo)準(zhǔn)中RS232串口的功能相對(duì)單一，從系統(tǒng)的構(gòu)成上來(lái)看主要由接收端、發(fā)送端、信號(hào)地組成，這種系統(tǒng)構(gòu)成在共模信號(hào)的抑制上有很大的難度，因此在一些信號(hào)距離較遠(yuǎn)，以及信號(hào)容量較大的場(chǎng)景中有很大的劣勢(shì)。RS422是一種在RS232基礎(chǔ)上發(fā)展而來(lái)的一種串口通信標(biāo)準(zhǔn)，由于在系統(tǒng)設(shè)計(jì)中采取了差分傳輸模式，因此能夠?qū)材Ｐ盘?hào)進(jìn)行有效的抑制，同時(shí)在信號(hào)傳輸?shù)木嚯x上以及信號(hào)傳輸?shù)娜萘可弦灿辛撕艽蟮倪M(jìn)步。但是RS422也有一定的缺陷，在設(shè)備間的通信上有很大的限制。而RS485進(jìn)一步解決了RS422在多設(shè)備間通信上的劣勢(shì)，為建立完善的設(shè)備網(wǎng)絡(luò)提供了條件[3]。

5 LabVIEW程序設(shè)計(jì)

從 LabVIEW程序設(shè)計(jì)的理念上來(lái)看，主要通過(guò)采取模塊劃分以及提升系統(tǒng)層次性的方法，在多線程的基礎(chǔ)上，保證執(zhí)行任務(wù)的穩(wěn)定性，以及系統(tǒng)的可視化水平。從系統(tǒng)的功能性上來(lái)看，主要包括用戶(hù)信息的管理功能，系統(tǒng)數(shù)據(jù)的采集功能，相關(guān)數(shù)據(jù)實(shí)時(shí)顯示的功能，以及對(duì)報(bào)警信息進(jìn)行記錄的功能。由于在LabVIEW程序采取了多線程設(shè)計(jì)，因此系統(tǒng)能夠同時(shí)進(jìn)行多種任務(wù)，以上提到的功能都可以在系統(tǒng)中同步進(jìn)行，同時(shí)在程序中設(shè)計(jì)了負(fù)責(zé)采樣的工作線程，能夠?qū)⒕彌_區(qū)數(shù)據(jù)存盤(pán)的數(shù)據(jù)保護(hù)功能以及其他的系統(tǒng)功能線程。在線程間的通信上能夠采取多種有效的方式，其中局部變量、全局變量等都能滿(mǎn)足信息傳遞的要求。另外多線程技術(shù)在LabVIEW程序設(shè)計(jì)中的應(yīng)用，也能實(shí)現(xiàn)較高實(shí)時(shí)性以及較高數(shù)據(jù)容量的數(shù)據(jù)采集任務(wù)，一方面提升了數(shù)據(jù)采集的效率，另一方面能夠防止多任務(wù)之間的沖突，保證了LabVIEW程序的穩(wěn)定性。

6 結(jié)論

從目前電子對(duì)抗系統(tǒng)的發(fā)展形勢(shì)上來(lái)看，亟需一種行之有效具有高效率的系統(tǒng)測(cè)試模式，在進(jìn)行測(cè)試系統(tǒng)設(shè)計(jì)的過(guò)程中，需要結(jié)合目前電子對(duì)抗系統(tǒng)的測(cè)試需求來(lái)進(jìn)行，在保證系統(tǒng)效率的同時(shí)，也需要提升系統(tǒng)的穩(wěn)定性，從而保證測(cè)試的可靠性，進(jìn)一步推進(jìn)我國(guó)電子對(duì)抗系統(tǒng)的發(fā)展。