張劍賢，吳文華，劉錦輝，裘雪紅

（西安電子科技大學(xué) 計(jì)算機(jī)科學(xué)與技術(shù)學(xué)院，陜西 西安 710071）

0 引 言

計(jì)算機(jī)技術(shù)與微電子技術(shù)的快速發(fā)展，對(duì)處理器及計(jì)算機(jī)系統(tǒng)產(chǎn)生重要的影響[1-4]。由于教學(xué)資源及授課學(xué)時(shí)的限制，在理論教學(xué)環(huán)節(jié)難以完整詮釋計(jì)算機(jī)內(nèi)部的工作原理及結(jié)構(gòu)。在實(shí)驗(yàn)環(huán)節(jié)主要以驗(yàn)證性實(shí)驗(yàn)為主，利用數(shù)字集成電路組成的實(shí)驗(yàn)箱或在EDA 實(shí)驗(yàn)板上調(diào)用已有IP 模塊進(jìn)行實(shí)驗(yàn)，學(xué)生難以了解和掌握處理器內(nèi)部的實(shí)現(xiàn)原理。因此現(xiàn)有的教學(xué)模式難以將計(jì)算機(jī)系統(tǒng)完整設(shè)計(jì)及驗(yàn)證[5-6]。

片上系統(tǒng)（System on Chip,SoC）[7]與計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)相似、功能相近，可通過(guò)SoC 微體系結(jié)構(gòu)的設(shè)計(jì)加深對(duì)計(jì)算機(jī)結(jié)構(gòu)的認(rèn)識(shí)及理解。

伴隨著可編程邏輯器件的發(fā)展，以現(xiàn)場(chǎng)可編程門(mén)陣列（Field－Programmable Gate Array,FPGA）作為物理載體進(jìn)行SoC 系統(tǒng)設(shè)計(jì)的方法受到廣泛關(guān)注[8-10]。該方法以IP 核為基礎(chǔ)，以硬件描述語(yǔ)言為主要設(shè)計(jì)手段，借助以計(jì)算機(jī)為平臺(tái)的EDA 工具，以自動(dòng)化的自頂向下方式進(jìn)行。基于FPGA 的SoC 系統(tǒng)設(shè)計(jì)為計(jì)算機(jī)結(jié)構(gòu)及系統(tǒng)驗(yàn)證提供了有效的途徑[11]。

國(guó)內(nèi)外眾多高校紛紛開(kāi)設(shè)了SoC 課程，但是大部分SoC 課程主要以應(yīng)用Altera 或者Xilinx FPGA 集成的SoC 進(jìn)行應(yīng)用開(kāi)發(fā)，只有部分大學(xué)采用自行設(shè)計(jì)CPU 的方法。麻省理工學(xué)院開(kāi)設(shè)的計(jì)算機(jī)結(jié)構(gòu)課程[12]是一門(mén)貫穿整個(gè)計(jì)算機(jī)系統(tǒng)的課程，包括硬件和軟件方面的基本內(nèi)容。其中硬件方面包括門(mén)電路、功能部件、單周期和流水線 CPU 之間的所有基本內(nèi)容。美國(guó)伯克利大學(xué)EECS 系計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)課程要求設(shè)計(jì)基于MIPS指令的單周期和流水線CPU[13]。東南大學(xué)的楊全勝教授開(kāi)設(shè)的計(jì)算機(jī)系統(tǒng)綜合課程，設(shè)計(jì)基于MIPS 指令的RISC 型MiniSys 32 位微處理器，培養(yǎng)學(xué)生在嵌入式處理器、計(jì)算機(jī)接口電路、嵌入式系統(tǒng)等方面的綜合實(shí)踐能力[14]。清華大學(xué)、浙江大學(xué)、南京大學(xué)、同濟(jì)大學(xué)及華中科技大學(xué)等高校也開(kāi)設(shè)了計(jì)算機(jī)系統(tǒng)綜合類實(shí)驗(yàn)課程。

1 總體設(shè)計(jì)思路及方案

針對(duì)計(jì)算機(jī)硬件系列課程內(nèi)容相對(duì)獨(dú)立，知識(shí)結(jié)構(gòu)關(guān)聯(lián)性不足，本實(shí)驗(yàn)案例采用基于基礎(chǔ)應(yīng)用解決課程之間基本概念的橫向聯(lián)系和工作原理的縱向支撐的綜合教學(xué)方式，突破知識(shí)孤島的封閉特性，將多個(gè)課程知識(shí)相互聯(lián)系，通過(guò)學(xué)生動(dòng)手實(shí)踐，將多課程的知識(shí)點(diǎn)聚集成計(jì)算機(jī)學(xué)科的基礎(chǔ)知識(shí)面。針對(duì)以往驗(yàn)證類為主的實(shí)驗(yàn)對(duì)學(xué)生實(shí)踐能力的提高難以提供有力支撐，導(dǎo)致難以滿足綜合型人才培養(yǎng)需求的問(wèn)題，本實(shí)驗(yàn)案例主要采用設(shè)計(jì)類實(shí)驗(yàn)，廣開(kāi)思路，激發(fā)學(xué)生的探究欲望，使學(xué)生在綜合運(yùn)用知識(shí)解決問(wèn)題的過(guò)程中加深對(duì)知識(shí)的理解和鞏固，提升學(xué)生解決計(jì)算機(jī)領(lǐng)域復(fù)雜工程問(wèn)題能力及創(chuàng)新能力。

（1）以計(jì)算機(jī)微體系結(jié)構(gòu)設(shè)計(jì)實(shí)現(xiàn)為目標(biāo)，構(gòu)建計(jì)算機(jī)專業(yè)硬件類理論知識(shí)縱向體系結(jié)構(gòu)。以計(jì)算機(jī)微體系結(jié)構(gòu)設(shè)計(jì)實(shí)現(xiàn)為目標(biāo)，綜合運(yùn)用數(shù)字電路、計(jì)算機(jī)組成原理、微機(jī)原理、硬件描述語(yǔ)言和FPGA 等知識(shí)和技術(shù)方法完成一個(gè)完整的SoC 系統(tǒng)設(shè)計(jì)。計(jì)算機(jī)組織與體系結(jié)構(gòu)課程為SoC 設(shè)計(jì)提供了SoC 組成結(jié)構(gòu)及片上IP 核模塊互連方式的基礎(chǔ)理論，數(shù)字電路提供了組合和時(shí)序邏輯電路設(shè)計(jì)的方法，硬件描述語(yǔ)言VHDL為SoC 功能模塊提供了實(shí)現(xiàn)的途徑，匯編語(yǔ)言或C 語(yǔ)言可實(shí)現(xiàn)SoC 具體應(yīng)用功能，SoC 設(shè)計(jì)相關(guān)課程的關(guān)聯(lián)性如圖1 所示。通過(guò)SoC 微體系結(jié)構(gòu)設(shè)計(jì)，可以將所學(xué)的計(jì)算機(jī)組成原理、數(shù)字電路、硬件描述語(yǔ)言、匯編、數(shù)據(jù)結(jié)構(gòu)等基礎(chǔ)知識(shí)關(guān)聯(lián)起來(lái)，融合成新的知識(shí)結(jié)構(gòu)。建立計(jì)算機(jī)專業(yè)硬件類理論知識(shí)縱向體系結(jié)構(gòu)，有利于提高學(xué)生系統(tǒng)分析與設(shè)計(jì)能力、軟硬件協(xié)同綜合開(kāi)發(fā)實(shí)踐能力以及創(chuàng)新能力。

圖1 SoC 知識(shí)關(guān)聯(lián)

（2）目標(biāo)導(dǎo)向，注重實(shí)踐的改革思路。以8位SoC 系統(tǒng)設(shè)計(jì)為目標(biāo)，以硬件描述語(yǔ)言設(shè)計(jì)實(shí)現(xiàn)為改革主線，從邏輯電路的工作方式深入剖析計(jì)算機(jī)的工作原理，從接口電路設(shè)計(jì)應(yīng)用角度詮釋處理器與邏輯電路之間的關(guān)系，注重于CPU的設(shè)計(jì)與邏輯電路的設(shè)計(jì)實(shí)現(xiàn)及FPGA 驗(yàn)證。本案例實(shí)驗(yàn)環(huán)節(jié)需要設(shè)計(jì)的SoC 的結(jié)構(gòu)如圖2 所示，包括存儲(chǔ)器（RAM 和ROM）、指令寄存器IR、程序計(jì)數(shù)器PC、堆棧指針SP、算術(shù)邏輯單元ALU 等功能模塊。

本案例所設(shè)計(jì)的CPU 是基于CISC 構(gòu)架，由27 條指令組成，包括數(shù)據(jù)傳送、算術(shù)邏輯運(yùn)算、移位操作、控制轉(zhuǎn)移等指令。指令尋址方式包括立即尋址、直接尋址和寄存器尋址。具體指令見(jiàn)表1。

圖2 SoC 系統(tǒng)結(jié)構(gòu)圖

表1 所設(shè)計(jì)的指令集

2 實(shí)驗(yàn)實(shí)施過(guò)程

2.1 實(shí)施思路及內(nèi)容

案例以“學(xué)生為中心，教師為引導(dǎo)”，采用從簡(jiǎn)單到復(fù)雜、從功能模塊到系統(tǒng)綜合的逐層遞進(jìn)的啟發(fā)式教學(xué)方法。以設(shè)計(jì)實(shí)現(xiàn)為教學(xué)重點(diǎn)，從設(shè)計(jì)的角度來(lái)剖析計(jì)算機(jī)功能模塊的結(jié)構(gòu)及基于硬件描述語(yǔ)言的實(shí)現(xiàn)思路。在較為完整的綜合設(shè)計(jì)項(xiàng)目實(shí)現(xiàn)過(guò)程中引導(dǎo)學(xué)生了解計(jì)算機(jī)內(nèi)部工作原理及結(jié)構(gòu)，掌握硬件描述語(yǔ)言設(shè)計(jì)方法及FPGA 設(shè)計(jì)驗(yàn)證方法；引導(dǎo)學(xué)生根據(jù)需求設(shè)計(jì)功能結(jié)構(gòu)，設(shè)計(jì)并驗(yàn)證功能要求，并通過(guò)測(cè)試與分析提高綜合實(shí)踐能力。

本案例注重基礎(chǔ)知識(shí)的應(yīng)用、理論到實(shí)踐的轉(zhuǎn)化，涉及SoC 系統(tǒng)的基本結(jié)構(gòu)、系統(tǒng)研究?jī)?nèi)容以及關(guān)鍵技術(shù)等基礎(chǔ)知識(shí)，涉及基于硬件描述語(yǔ)言的數(shù)字系統(tǒng)基本邏輯電路設(shè)計(jì)方法、基于硬件描述語(yǔ)言的SoC 系統(tǒng)中算術(shù)運(yùn)算部件原理及設(shè)計(jì)方法以及存儲(chǔ)器結(jié)構(gòu)及設(shè)計(jì)方法等內(nèi)容。重點(diǎn)討論基于FPGA 的8 位SoC 系統(tǒng)設(shè)計(jì)方法以及各個(gè)功能部件的設(shè)計(jì)開(kāi)發(fā)，包括指令集、程序指針PC、指令寄存器IR、算術(shù)邏輯單元ALU、通用寄存器RN、程序存儲(chǔ)器ROM、數(shù)據(jù)存儲(chǔ)器RAM、堆棧指針SP 以及通用IO 接口等功能模塊設(shè)計(jì)實(shí)現(xiàn)。

本教學(xué)案例設(shè)計(jì)了多個(gè)與課程內(nèi)容相配套的設(shè)計(jì)實(shí)驗(yàn)，具體實(shí)驗(yàn)內(nèi)容見(jiàn)表2。學(xué)生需要采用硬件描述語(yǔ)言自主完成SoC 系統(tǒng)的每個(gè)功能模塊的設(shè)計(jì)，以及8 位SoC 系統(tǒng)綜合及仿真驗(yàn)證，并按要求完成基于FPGA 實(shí)驗(yàn)板的原型驗(yàn)證。通過(guò)設(shè)計(jì)類及綜合實(shí)驗(yàn)切實(shí)提高學(xué)生的動(dòng)手設(shè)計(jì)能力。

表2 SoC 微體系結(jié)構(gòu)設(shè)計(jì)實(shí)驗(yàn)

2.2 具體實(shí)施過(guò)程

SoC 設(shè)計(jì)實(shí)驗(yàn)過(guò)程需要綜合運(yùn)用計(jì)算機(jī)專業(yè)多門(mén)硬件課程的理論知識(shí)及技術(shù)方法，并涉及EDA 軟件仿真驗(yàn)證、FPGA 原型驗(yàn)證、總線結(jié)構(gòu)、數(shù)據(jù)總線、控制總線、數(shù)碼管動(dòng)態(tài)掃描、控制時(shí)序及按鍵消抖等工程設(shè)計(jì)概念與方法。因此本案例在實(shí)施過(guò)程中采用“方法引導(dǎo)，自主設(shè)計(jì)”的實(shí)施思路，以設(shè)計(jì)性和綜合性實(shí)驗(yàn)為主要實(shí)驗(yàn)內(nèi)容，通過(guò)對(duì)實(shí)驗(yàn)任務(wù)的分析、思考、設(shè)計(jì)及驗(yàn)證，鍛煉學(xué)生分析問(wèn)題和解決問(wèn)題的能力，培養(yǎng)學(xué)生創(chuàng)新意識(shí)及團(tuán)隊(duì)合作精神。

（1）啟發(fā)式教學(xué)方法。課堂教學(xué)以設(shè)計(jì)實(shí)現(xiàn)方法為教學(xué)重點(diǎn)，通過(guò)設(shè)計(jì)案例的分析引導(dǎo)學(xué)生進(jìn)行思考。從設(shè)計(jì)的角度來(lái)剖析計(jì)算機(jī)功能模塊的結(jié)構(gòu)，采用課上方法引導(dǎo)討論，課下微課強(qiáng)化學(xué)習(xí)的教學(xué)模式開(kāi)展教學(xué)活動(dòng)。

（2）設(shè)計(jì)方法引導(dǎo)。采用模塊化的設(shè)計(jì)思想和自頂向下的設(shè)計(jì)方法，逐層遞進(jìn)式教學(xué)實(shí)施思路。對(duì)CPU 功能模塊進(jìn)行分解，以數(shù)據(jù)通路及指令執(zhí)行過(guò)程的順序設(shè)計(jì)每個(gè)模塊功能。

（3）信號(hào)傳遞及時(shí)序分析。重點(diǎn)分析功能模塊之間的邏輯關(guān)系及信號(hào)時(shí)序關(guān)系，掌握同總線結(jié)構(gòu)下控制信號(hào)時(shí)序及指令執(zhí)行過(guò)程的不同。分析微程序控制器微指令與指令集之間的關(guān)系，注意微命令的互斥和相容關(guān)系。

（4）分組實(shí)驗(yàn)。2～3 人一組。老師提出實(shí)驗(yàn)要求，學(xué)生根據(jù)實(shí)驗(yàn)要求以小組形式進(jìn)行學(xué)習(xí)交流、方案分析、問(wèn)題討論及設(shè)計(jì)探討等交流活動(dòng)。交流形式可以多樣化，如報(bào)告形式、現(xiàn)場(chǎng)討論或者網(wǎng)絡(luò)討論。分組方式有利于問(wèn)題討論及設(shè)計(jì)分析探討、分工協(xié)作，培養(yǎng)學(xué)生語(yǔ)言組織及表達(dá)能力、團(tuán)隊(duì)意識(shí)和合作精神。

（5）功能實(shí)現(xiàn)與測(cè)試驗(yàn)證。通過(guò)EDA 工具的功能及時(shí)序仿真方法驗(yàn)證SoC 每個(gè)功能模塊的正確性，并采用FPGA 原型驗(yàn)證方法驗(yàn)證各個(gè)功能模塊及整個(gè)SoC 系統(tǒng)的功能。實(shí)驗(yàn)采用學(xué)院自設(shè)計(jì)的基于Xilinx FPGA 的實(shí)驗(yàn)板進(jìn)行測(cè)試驗(yàn)證，具體SoC 設(shè)計(jì)實(shí)驗(yàn)板如圖3 所示。

圖3 自設(shè)計(jì)SoC 實(shí)驗(yàn)開(kāi)發(fā)板

（6）提問(wèn)式驗(yàn)收。實(shí)驗(yàn)項(xiàng)目不僅關(guān)注結(jié)果的正確性，更重要的是學(xué)生能真正理解和掌握的程度。因此采用提問(wèn)驗(yàn)收方式引導(dǎo)學(xué)生進(jìn)行思考及完善實(shí)驗(yàn)內(nèi)容。學(xué)生必須完成題目所要求的基本功能，并現(xiàn)場(chǎng)解說(shuō)所設(shè)計(jì)的方案及結(jié)果分析。

SoC 微體系結(jié)構(gòu)設(shè)計(jì)課程是一個(gè)比較完整的綜合實(shí)踐工程。學(xué)生需要經(jīng)歷學(xué)習(xí)研究、需求分析、結(jié)構(gòu)設(shè)計(jì)、仿真驗(yàn)證、FPGA 驗(yàn)證、設(shè)計(jì)總結(jié)等過(guò)程。在教學(xué)實(shí)施過(guò)程中，需要從以下幾個(gè)方面對(duì)學(xué)生進(jìn)行加強(qiáng)引導(dǎo)。

（1）在實(shí)踐過(guò)程中將計(jì)算機(jī)專業(yè)相關(guān)的知識(shí)融會(huì)貫通，建立金字塔式的計(jì)算機(jī)專業(yè)硬件類知識(shí)縱向體系結(jié)構(gòu)。通過(guò)以數(shù)字邏輯電路和計(jì)算機(jī)組織與體系結(jié)構(gòu)為基礎(chǔ)、8 位SoC 系統(tǒng)設(shè)計(jì)為目標(biāo)、微機(jī)接口為應(yīng)用對(duì)象、采用硬件描述語(yǔ)言設(shè)計(jì)實(shí)現(xiàn)計(jì)算機(jī)微體系結(jié)構(gòu)各個(gè)功能部件的方法，使學(xué)生在實(shí)踐過(guò)程中將知識(shí)融會(huì)貫通，建立起計(jì)算機(jī)專業(yè)硬件類知識(shí)體系結(jié)構(gòu)。

（2）強(qiáng)調(diào)分析功能模塊之間的邏輯關(guān)系、信號(hào)傳遞和時(shí)序關(guān)系以及控制時(shí)序關(guān)系。采用硬件描述語(yǔ)言設(shè)計(jì)時(shí)，引導(dǎo)并鼓勵(lì)學(xué)生采用不同的描述方式及不同的邏輯語(yǔ)句實(shí)現(xiàn)同一功能要求。

（3）不同的指令需要用到不同的控制信號(hào)，需要對(duì)每條指令進(jìn)行分析以獲取完整的控制信號(hào)及時(shí)序關(guān)系。在不同微指令下，控制信號(hào)的時(shí)序及執(zhí)行的過(guò)程也有所不同。

（4）在設(shè)計(jì)中，注意設(shè)計(jì)的規(guī)范性（如模塊接口的規(guī)范性）及可擴(kuò)展性，并注意按鍵消抖、時(shí)鐘頻率對(duì)結(jié)果顯示的影響等。

3 實(shí)施效果

本案例是一門(mén)以實(shí)踐為主，注重理論與實(shí)踐緊密結(jié)合的課程。自2012 年在計(jì)算機(jī)科學(xué)與技術(shù)專業(yè)嵌入式方向開(kāi)始試點(diǎn)實(shí)施，經(jīng)過(guò)7 年的教學(xué)實(shí)施及驗(yàn)證，教學(xué)內(nèi)容和實(shí)驗(yàn)不斷地完善，形成了具有計(jì)算機(jī)專業(yè)鮮明特色的實(shí)踐類課程，受益學(xué)生1 000 多人。課程的實(shí)施使學(xué)生能夠?qū)?shù)字電路、計(jì)算機(jī)組織與體系結(jié)構(gòu)、微機(jī)原理與系統(tǒng)設(shè)計(jì)、硬件描述語(yǔ)言和可編程邏輯器件等課程知識(shí)融會(huì)貫通，深入了解掌握計(jì)算機(jī)內(nèi)部工作原理及功能模塊相互關(guān)系，建立較完整的計(jì)算機(jī)專業(yè)硬件類知識(shí)體系結(jié)構(gòu)。

（1）學(xué)生評(píng)價(jià)反饋。大部分學(xué)生反饋表示，實(shí)驗(yàn)內(nèi)容安排由易到難，由基礎(chǔ)到綜合，通過(guò)任務(wù)的分解和逐層遞進(jìn)的方法激發(fā)了學(xué)習(xí)興趣和積極性。在任務(wù)需求分析過(guò)程中，老師引導(dǎo)大家進(jìn)行辯證分析和信息提煉來(lái)設(shè)計(jì)功能結(jié)構(gòu)，并通過(guò)硬件描述語(yǔ)言對(duì)SoC 系統(tǒng)各個(gè)功能模塊進(jìn)行編程實(shí)現(xiàn)及工程驗(yàn)證，培養(yǎng)了自主探究式學(xué)習(xí)、思辨性和工程設(shè)計(jì)思維方式，提高了分析問(wèn)題和解決問(wèn)題的能力，以及綜合實(shí)踐動(dòng)手能力。實(shí)驗(yàn)過(guò)程采用分組方式進(jìn)行，建立了相互討論、學(xué)習(xí)交流的良好氛圍，培養(yǎng)了大家溝通能力、團(tuán)隊(duì)意識(shí)和合作精神。通過(guò)提問(wèn)式驗(yàn)收方法引導(dǎo)大家進(jìn)行思考及完善實(shí)驗(yàn)內(nèi)容，并通過(guò)測(cè)試與分析提高了綜合實(shí)踐能力。

（2）校內(nèi)外同行認(rèn)可。本案例的教學(xué)改革工作立足本專業(yè)學(xué)科特點(diǎn)，在SoC 系統(tǒng)綜合設(shè)計(jì)項(xiàng)目實(shí)現(xiàn)過(guò)程中引導(dǎo)學(xué)生深入了解計(jì)算機(jī)內(nèi)部原理及結(jié)構(gòu)。通過(guò)硬件描述語(yǔ)言設(shè)計(jì)實(shí)現(xiàn)SoC 微體系結(jié)構(gòu)的方法，實(shí)現(xiàn)了計(jì)算機(jī)專業(yè)多門(mén)硬件課程的有機(jī)結(jié)合。在實(shí)施過(guò)程中引導(dǎo)學(xué)生根據(jù)任務(wù)需求設(shè)計(jì)功能結(jié)構(gòu)，并通過(guò)測(cè)試與分析提高學(xué)生對(duì)計(jì)算機(jī)體系結(jié)構(gòu)的認(rèn)知能力、關(guān)鍵原理的掌握程度以及綜合實(shí)踐能力。本案例的教學(xué)改革工作得到了校內(nèi)同行及領(lǐng)導(dǎo)的認(rèn)可和支持，獲得了4 項(xiàng)教改項(xiàng)目資助。以案例的實(shí)驗(yàn)內(nèi)容參加全國(guó)電工電子基礎(chǔ)課程實(shí)驗(yàn)教學(xué)案例設(shè)計(jì)競(jìng)賽得到了國(guó)內(nèi)校外同行的一致認(rèn)可和好評(píng)，獲得了全國(guó)一等獎(jiǎng)（1次）和二等獎(jiǎng)（2 次），并且獲得第四屆全國(guó)計(jì)算機(jī)類課程實(shí)驗(yàn)教學(xué)案例設(shè)計(jì)競(jìng)賽全國(guó)二等獎(jiǎng)。

4 結(jié) 語(yǔ)

注重工程實(shí)踐、培養(yǎng)創(chuàng)新人才是當(dāng)前高等教育對(duì)本科生培養(yǎng)的大方向。如何切實(shí)提高學(xué)生綜合設(shè)計(jì)能力和實(shí)踐能力，培養(yǎng)學(xué)生創(chuàng)新思維和銳意進(jìn)取精神是我們多年來(lái)一直探索的課題。本教學(xué)案例從計(jì)算機(jī)專業(yè)學(xué)科特點(diǎn)出發(fā)，具有立足系統(tǒng)、加強(qiáng)實(shí)踐、注重創(chuàng)新和發(fā)展學(xué)生個(gè)性的特點(diǎn)。學(xué)生通過(guò)課程學(xué)習(xí)，不僅親自參與到實(shí)際的SoC 系統(tǒng)整個(gè)硬件結(jié)構(gòu)的開(kāi)發(fā)過(guò)程，而且加深了對(duì)計(jì)算機(jī)系統(tǒng)工作原理及結(jié)構(gòu)設(shè)計(jì)的理解。課程及實(shí)驗(yàn)內(nèi)容的綜合性能夠切實(shí)提高學(xué)生的綜合設(shè)計(jì)實(shí)踐能力、分析及解決問(wèn)題的能力，培養(yǎng)學(xué)生創(chuàng)新思維及團(tuán)隊(duì)意識(shí)和合作精神。

本教學(xué)案例以數(shù)字邏輯電路為設(shè)計(jì)起點(diǎn)，不僅適合于計(jì)算機(jī)專業(yè)推廣，也適合于非計(jì)算機(jī)專業(yè)作為數(shù)字電子系統(tǒng)設(shè)計(jì)的參考，具有非常重要的推廣應(yīng)用價(jià)值。