陳建

【摘?要】本文對(duì)基于邊界掃描的電路板硬件設(shè)計(jì)給出參考準(zhǔn)則，通過介紹設(shè)計(jì)過程中的關(guān)鍵點(diǎn)達(dá)到提升可測(cè)試性的目的。

【關(guān)鍵詞】邊界掃描;硬件設(shè)計(jì);可測(cè)試性

1、研究背景

隨著邊界掃描技術(shù)的成熟，國際上很多IC生產(chǎn)廠商制造的IC芯片都遵循該標(biāo)準(zhǔn)，如Xilinx、ARM、Altera、Intel等在其公司的產(chǎn)品中已大量的采用邊界掃描標(biāo)準(zhǔn)。在板級(jí)測(cè)試中使用該標(biāo)準(zhǔn)需要一定的設(shè)計(jì)準(zhǔn)則以提高可測(cè)試性。

2、可測(cè)試性設(shè)計(jì)

2.1器件選型

電子元器件選型時(shí)應(yīng)考慮是否有同等功能的邊界掃描器件可以替代，如果有應(yīng)優(yōu)先選用邊界掃描器件。當(dāng)前復(fù)雜的大規(guī)模集成電路通常都為邊界掃描器件。

2.2 JTAG接口設(shè)計(jì)

a）電路板上所有的邊界掃描器件都應(yīng)該將TMS、TCK、TDI、TDO、TRST信號(hào)引出到JTAG插座上;

b）所選邊界掃描器件的JTAG端口如果具有雙功能引腳，應(yīng)保留JTAG測(cè)試的功能性;

c）所選邊界掃描器件的JTAG功能如果具有使能端，應(yīng)該預(yù)留測(cè)試控制點(diǎn);

d）對(duì)芯片JTAG的五個(gè)引腳禁止與電源或地直接相連;

e）對(duì)可編程器件的JTAG測(cè)試口以及其它多功能器件的JTAG測(cè)試口，在設(shè)計(jì)時(shí)，原則上只作測(cè)試用，不要復(fù)用為一般的I/O，不得已采用的特殊情況下應(yīng)保留測(cè)試的功能。

2.3掃描鏈路設(shè)計(jì)

掃描鏈路配置是邊界掃描測(cè)試的基礎(chǔ)，電路板中所選用的邊界掃描器件應(yīng)按照串行方式或者獨(dú)立多路徑方式連接，且所有的邊界掃描器件都應(yīng)可控。

在連接掃描鏈路時(shí)，應(yīng)注意電壓兼容問題。對(duì)于不同工作電壓系列的芯片，不能將芯片的JTAG信號(hào)直接相連，應(yīng)進(jìn)行電壓轉(zhuǎn)換以使電壓兼容。

JTAG信號(hào)線在設(shè)計(jì)時(shí)應(yīng)優(yōu)先考慮穩(wěn)定性和各自功能的實(shí)現(xiàn)。TCK和TMS信號(hào)作為公用信號(hào)，在進(jìn)行測(cè)試時(shí)典型扇出不要多于8個(gè)，為保證電路的可靠性，一般在扇出大于4個(gè)時(shí)應(yīng)該進(jìn)行緩沖驅(qū)動(dòng)處理。

2.4非邊界掃描器件的可測(cè)試性設(shè)計(jì)

非邊界掃描器件的測(cè)試的基本原則是盡量使非邊界掃描器件被邊界掃描單元完全包圍，可以是直接包圍也可以是間接包圍，連接示意圖如圖1和圖2所示。

3、測(cè)試系統(tǒng)實(shí)例硬件設(shè)計(jì)

以下基于某型電路板構(gòu)建了一套完整的邊界掃描測(cè)試系統(tǒng)，系統(tǒng)的總體結(jié)構(gòu)如圖所示。

利用CPU芯片、板上邏輯芯片和1片外接的邏輯芯片完成整板的覆蓋及測(cè)試。主要測(cè)試內(nèi)容包括：

a）CPU芯片與板內(nèi)邏輯器件之間收和發(fā)數(shù)據(jù)線以及相應(yīng)配置管腳的互聯(lián)測(cè)試;

b）CPU芯片與外接邏輯之間通過244/245等驅(qū)動(dòng)的地址線、數(shù)據(jù)線、控制線的互聯(lián)測(cè)試;

c）CPU芯片與SRAM之間的地址、數(shù)據(jù)和控制線的功能性測(cè)試;

d）CPU芯片與FLASH之間的地址、數(shù)據(jù)和控制線的功能性測(cè)試;

e）CPU芯片與NVRAM之間的地址、數(shù)據(jù)和控制線的功能性測(cè)試;

f）CPU芯片與雙口RAM之間的地址、數(shù)據(jù)和控制線的功能性測(cè)試;

g）外接邏輯芯片與雙口RAM之間的地址、數(shù)據(jù)和控制線的功能性測(cè)試。

在電路設(shè)計(jì)過程中對(duì)使用到的非邊界掃描器件應(yīng)盡量將信號(hào)線都接入邊界掃描器件中，對(duì)于通過板上連接器上去往板外的信號(hào)，在底板母板上設(shè)計(jì)一塊接插板，將連接器上的信號(hào)引進(jìn)底板的邏輯器件上，從而可對(duì)該部分信號(hào)進(jìn)行互聯(lián)測(cè)試。

4、結(jié)論

本文基于邊界掃描測(cè)試技術(shù)，介紹了硬件電路設(shè)計(jì)時(shí)需符合邊界掃描測(cè)試的準(zhǔn)則，包括了器件選型、JTAG接口設(shè)計(jì)、掃描鏈路設(shè)計(jì)以及關(guān)于非邊界掃描器件的設(shè)計(jì)，并通過具體實(shí)例闡述了具體的設(shè)計(jì)方法，從而達(dá)到提升硬件電路板可測(cè)試性的目的。

（作者單位：中國航空工業(yè)集團(tuán)公司洛陽電光設(shè)備研究所）