蒲亦非， 余 波， 袁 曉

(1.四川大學計算機學院， 成都 610065； 2.成都師范學院物理與工程技術(shù)學院， 成都 611130； 3.四川大學電子信息學院， 成都 610065)

1 引 言

根據(jù)電路基本變量組合完備性原理，1971年美籍華裔科學家蔡少棠先生從理論預測出憶阻元(Memristor)的存在性，稱憶阻元為人類迷失的第4種基本電路元件，并得到學界的廣泛認可[1-3].憶阻元的記憶可以是非易失的，也可以是易失的；憶阻元可以是無源元件，也可以是有源元件；憶阻元可以是動態(tài)元件，也可以是非動態(tài)元件[3-6].蔡先生還依據(jù)電路變量與電路元件的公理完備性、邏輯相容性和形式對稱性等，提出公理化的電路元件體系——蔡氏公理化元件系，進而得到電路元件的蔡氏周期表[1-3,7-10].值得注意的是，根據(jù)蔡氏公理化元件系的理論，一種基本電路元件(例如電阻元、電容元、電感元、憶阻元等)是不可能由其他各種基本電路元件通過串并聯(lián)等無源方式來實現(xiàn)的，但可能由其他各種基本電路元件通過有源方式來實現(xiàn)(例如用電容元通過有源元件來實現(xiàn)電感元)；而一種電路器件(例如積分器、微分器、對數(shù)與反對數(shù)放大器、電壓-電流變換器、比較器等)是可以由各種基本電路元件通過某種方式來實現(xiàn)的.從這個意義上講，有學者將memristor翻譯為憶阻器是不恰當?shù)?，憶阻元是一種基本電路元件，而非一種電路器件.為了強調(diào)電路與系統(tǒng)這一基本理論，本文建議對電阻元、電容元、電感元、憶阻元、分抗元(分數(shù)階電阻元)、分憶抗元(分數(shù)階憶阻元)等基本電路元件采用“元”，而非采用“器”來對其進行標識.在實際使用中，為了標識簡便，可以省略后面的“元”字.

2008年，Nature報道了美國科學家Williams領(lǐng)導的團隊在納米尺度下制造出的憶阻元物理實體[11]，震驚國際電工電子領(lǐng)域，在全世界范圍內(nèi)掀起了對憶阻元的研究熱潮[12-17].單個憶阻元即可模擬突觸的基本功能，實現(xiàn)突觸的可塑性，憶阻元已逐漸成為實現(xiàn)類腦計算系統(tǒng)的基礎(chǔ)元件[14-15].憶阻元能同時完成存儲與計算功能，成為未來信息存儲與計算融合的非馮·諾依曼計算體系的關(guān)鍵元件，在計算機科學、神經(jīng)網(wǎng)絡(luò)、生物工程、通信工程和非線性電路等領(lǐng)域有著廣泛的應(yīng)用前景[13].2008年，憶容元和憶感元的概念也被提出，并得到人們的關(guān)注和研究[16-17].

分數(shù)階微積分已成為數(shù)學分析的一個重要分支[18-19].由于分數(shù)階微積分具有長時記憶、非局部性和弱奇異性的特點，物理科學家和工程技術(shù)人員將其作為一種新的數(shù)學方法[18-19].在許多科學領(lǐng)域，如分數(shù)擴散過程、分數(shù)階粘彈力學、分形動力系統(tǒng)、分數(shù)階控制、分數(shù)階圖像處理、分數(shù)階信號處理、分數(shù)階神經(jīng)網(wǎng)絡(luò)和分數(shù)階電路與系統(tǒng)等，使用分數(shù)階微積分已取得一些可喜成果[6,10,18-24].分數(shù)階系統(tǒng)被稱為21世紀的系統(tǒng)[24].把分數(shù)階微積分應(yīng)用到憶阻元的研究，還是一個新興課題[25-35].基于憶阻元和分數(shù)階微積分，用普通的憶阻元和電阻元、電容元等元件以模擬電路的形式實現(xiàn)分數(shù)階憶阻元電路——分憶抗元電路，是一項有趣且很有挑戰(zhàn)性的研究工作[34-35].

如何將分數(shù)階微積分應(yīng)用于現(xiàn)代信號分析與處理之中，目前在國際上是一個研究甚少的新興學科分支.我們團隊長期以來始終致力于分數(shù)階微積分在信號處理、圖像處理、電路與系統(tǒng)和機器智能中應(yīng)用這一新興學科分支的相關(guān)研究[6,10,23,34-46].受蔡氏公理化元件系啟發(fā)，依據(jù)分數(shù)階微積分理論，團隊于2016年在國際上首次提出關(guān)于“分憶抗元(分數(shù)階憶阻元)”的概念及其一般電氣特性，創(chuàng)造了兩個相應(yīng)的新專業(yè)英文單詞fracmemristor(分憶抗元)和fracmemristance(分憶抗值)[34]；并于2017年嘗試用標度分形格型結(jié)構(gòu)以模擬電路形式實現(xiàn)了國際上第一個分憶抗元，提出了鑒別分憶抗元的指紋特征，分析了分憶抗元和蔡少棠先生提出的經(jīng)典憶阻元之間電氣特性的相互轉(zhuǎn)化關(guān)系，論證了經(jīng)典憶阻元其實是零階分憶抗元(經(jīng)典憶阻元是分憶抗元的一個特例)[35].

2 記憶元件

荷控憶阻元的憶阻值受到電荷量控制，磁控憶阻元的憶阻值受到磁通量控制；荷控憶容元的憶容值記憶電荷量，磁控憶容元的憶容值記憶磁通量；荷控憶感元的憶感值記憶電荷量，磁控憶感元的憶感值記憶磁通量.分憶抗元是一個關(guān)于介于憶阻元和電容元或電導元之間的內(nèi)插特性是什么，以及關(guān)于分憶抗在蔡氏電路周期表[10]中的位置在哪里的有趣問題.分憶抗元是分數(shù)階憶阻元的一個合成詞，可簡稱為分憶抗[34-35].分憶抗值是分憶抗元的分數(shù)階阻抗值[34-35].表1清晰地展示了非記憶元件和記憶元件的名稱、數(shù)學描述和符號或結(jié)構(gòu)等信息.

表1 非記憶元件和(理想)記憶元件的基本信息表

從系統(tǒng)的觀點，一個系統(tǒng)的輸出僅僅取決于該時刻的輸入，這個系統(tǒng)就稱為無記憶系統(tǒng).如果是把電流輸入到電容元，電容元二端電壓作為輸出，則電容元兩端電壓不僅與當前時刻的電流有關(guān)，還和過去的電流有關(guān)，稱電容元是連續(xù)時間記憶元件.由于憶阻元、憶容元、憶感元和分憶抗元記憶了電荷量(電荷量取決于過去一段時間電流值的積分)和磁通量(磁通量取決于過去一段時間電壓值的積分)，則稱它們?yōu)橛洃浽?電容元的記憶屬于易失記憶，憶阻元、憶容元、憶感元和分憶抗元的記憶可以為非易失記憶.

憶阻元在雙極性正弦信號激勵下，其伏安特性曲線為捏滯回線[12-13].捏滯回線夾斷面積隨正弦信號頻率增大減小，正弦信號頻率趨于無窮大時捏滯回線收縮為一條直線.憶容的庫伏特性曲線、憶感的韋安特性曲線也可呈現(xiàn)出與憶阻元的伏安特性曲線一樣的捏滯回線特性[17].捏滯回線已成為判斷一個元件是否為記憶元件的重要依據(jù).分憶抗元的伏安特性呈現(xiàn)出與已有憶阻元、憶容元和憶感元不一樣的指紋特征[34-35].

3 分數(shù)階憶阻元的模擬電路實現(xiàn)——任意階格型分憶抗元電路

依據(jù)分數(shù)階微積分理論，電容元的運算階為-1，電阻元的運算階為0，電感元的運算階為+1[10].運算階介于電阻元和電容元之間的元件稱為容性分抗元，運算階介于電阻元和電感元之間的元件稱為感性分抗元[10].目前還沒有可商用的分抗元，人們提出各種各樣的分抗逼近電路來近似實現(xiàn)分抗元的運算性能[6,10,41-43].從物理上來說，就是利用可實現(xiàn)的無源二端電路網(wǎng)絡(luò)(特別是RC網(wǎng)絡(luò))來逼近理想分抗元的運算性能；從數(shù)學上來說，就是構(gòu)造有理的阻抗函數(shù)序列逼近無理的理想分數(shù)階微積分算子[44].分抗逼近電路是實現(xiàn)分憶抗元電路的基礎(chǔ).v階容性格型分憶抗元電路由無限節(jié)次的格形電路級連而成，如圖1所示[35].

(a) ν階低通容性格型分憶抗元電路

(a)ν-order low-pass filtering capacitive lattice scaling fracmemristor

(b) ν階高通容性格型分憶抗元電路

(b)ν-order high-pass filtering capacitive lattice scaling fracmemristor

圖1ν階容性格型分憶抗元電路

Fig 1. Circuit configurations ofν-order capacitive lattice scaling fracmemristor

(1)

方程(1)表明，圖1所示ν階低通容性格型分憶抗元的分數(shù)階階次，本質(zhì)上取決于它的兩個正比例因子(α和β).特別是，若圖1的兩個正比例因子α=1和β=1，則為1/2階容性格形分憶抗元.其逼近的阻抗函數(shù)為[35]

c-1/2{r[q(s)]}1/2s-1/2(α=1,β=1)

(2)

方程(2)表明，1/2階容性格型分憶抗元是v階理想容性分憶抗元的一種特殊情況.

4 任意階分憶抗元具有的電氣特性

鑒別一個電路是否為分憶抗元電路，應(yīng)知道分憶抗元具有的電氣特性，特別是其伏安特性曲線中具有的指紋特征.一般以電流控制式容性分憶抗元作為研究對象.假設(shè)輸入到憶阻元和分憶抗元是相同的電流Ii(t)=sin(at)u(t)，其中a為電流源頻率、u(t)為階躍函數(shù)，即可得到分憶抗元的伏安特性曲線(理論計算過程略)如圖2所示[35].從圖2可知，如果理想容性分抗元和輸入的雙極性正弦信號的初值條件均為0，當階次ν趨近于0時，容性分憶抗元具有和理想憶阻元一樣的電氣特性[35].

(1) 圖2(a)的伏安特性中0.001階容性分憶抗元的伏安特性曲線和理想憶阻元的伏安特性曲線基本重合，均過(0，0)點為捏滯回線.

(2) 當容性分憶抗元的階次v>0時，其電氣特性介于電容元和憶阻元之間.特別是當0

(3) 當階次ν為正整數(shù)時，理想容性分憶抗元內(nèi)部具有整數(shù)階積分特性，從圖2(f)、 (j)和 (l)可知，其伏安特性曲線呈現(xiàn)出從(0，0)點開始的單圈扭曲的橢圓形狀.

為得到輸入電流Ii(t)的頻率a對分憶抗元電氣特性的影響.保持前面的分析參數(shù)不變，得到頻率a=2 rad/s、a=3 rad/s、a=4 rad/s和a=100 rad/s時2/3階理想容性分憶抗元的電氣特性曲線如圖3所示[35].

從圖2(e)和圖3知，理想容性分憶抗元在輸入電流Ii(t)時，其二端電壓Vi(t)包含許多諧波成分，諧波成分的大小和分布與分憶抗元的階次ν、初值狀態(tài)，以及電流的幅度和頻率等有關(guān).分憶抗元的響應(yīng)為非線性的周期響應(yīng).從圖3(a)、 (c)、(e)和(g)知，Vi-t曲線的幅度隨著輸入電流Ii(t)頻率a的增大而減小.從圖3 (b)、(d)、(f)和 (h)知，伏安曲線環(huán)路橢圓面積隨著Ii(t)頻率a的增大而減小.特別的，當a→時，伏安曲線由捏滯回線開始呈現(xiàn)出單值函數(shù)曲線.

綜上所述，可將分憶抗元的指紋特征總結(jié)為4點[35].

(1) 如果理想容性分憶抗元的初始條件為0，且輸入端雙極性電流信號的初值為0，且階次v趨近于0時，其所呈現(xiàn)的捏滯回線特性和憶阻元相同.

(2) 當0<ν<νth時，理想容性分憶抗元的伏安特性呈現(xiàn)出從(0，0)點開始的捏滯回線，然而各周期伏安特性曲線的交點不再固定到(0，0)點，其交點隨著ν的變化而變化.當ν≥νth，且為非整數(shù)時，理想容性分憶抗元的伏安特性曲線不再具有捏滯回線，而是呈現(xiàn)出從(0，0)點開始的多種多圈扭曲的橢圓形狀.

(3) 當階次ν為正整數(shù)時，理想容性分憶抗元的伏安特性曲線呈現(xiàn)出從(0，0)點開始的單圈扭曲的橢圓形狀.

(4) 理想容性分憶抗元伏安曲線的捏滯回線面積隨信號頻率的增大而減小，當信號頻率很大時，伏安曲線由捏滯回線開始呈現(xiàn)出單值函數(shù)曲線.

5 實驗測試

為完成1/2階高通濾波型容性格形分憶抗電路設(shè)計，設(shè)計了一種壓控浮地JFET憶阻元等效電路作為憶阻元電路如圖4所示[35]，具體包括基于JFET的浮地壓控線性電阻電路和電壓控制源電路，電壓控制源的輸入端VE(t)取自于圖1所示分憶抗元電路的輸入端，電壓控制源的輸出端VC(t)的輸出端連接到圖4(a)所示電路的控制端VC(t).將圖4所示電路取代圖1所示電路中的憶阻元，即構(gòu)成分憶抗元電路，實驗測試照片如圖5所示，實驗測試結(jié)果如圖6所示[35].實驗測試結(jié)果與上述分憶抗元的電氣特性分析結(jié)果相符.

(a)基于JFET的浮地壓控線性電阻電路

(a) A floating voltage-controlled linear resistor achieved by JFET

(b)電壓控制源VC(t)

(a) Vi-t曲線

(b) Vi-Ii曲線

Fig.5 Physical realization of a 1/2-order high-pass filtering capacitive lattice scaling fracmemristor

6 結(jié) 論

分憶抗元的電氣特性與輸入電流的歷史有關(guān)，并能實現(xiàn)分數(shù)階微積分運算.本文在介紹憶阻元、憶容元、憶感元和分憶抗元等概念的基礎(chǔ)上，給出一種關(guān)于任意階分憶抗元的模擬電路實現(xiàn)形式，分析分憶抗元應(yīng)具有的電氣特性，實驗結(jié)果印證了理論分析的正確性.參考本文的方法，結(jié)合分抗逼近電路的原理，還有很多種任意階分憶抗元電路實現(xiàn)方式可開展，比如任意階樹枝型分憶抗元、任意階網(wǎng)格型分憶抗元、任意階兩回路型分憶抗元和任意階H型分憶抗元電路等.分憶抗元的概念是對經(jīng)典憶阻元概念的延伸，目前分憶抗元主要在物理和數(shù)學方面研究.關(guān)于分憶抗元的其它電路實現(xiàn)、在類腦計算中的應(yīng)用，還有很多需要進一步深入研究的挑戰(zhàn)性問題.