蘇曉東 宋蔚陽(yáng) 鞠曉燕 孫月光 李 濤

北京航天長(zhǎng)征飛行器研究所，北京100076

彈載計(jì)算機(jī)作為導(dǎo)彈控制系統(tǒng)的核心裝置之一，可謂是導(dǎo)彈的“大腦”[1]。彈載計(jì)算機(jī)的主要任務(wù)是接收來(lái)自慣導(dǎo)系統(tǒng)、GPS等導(dǎo)航設(shè)備的姿態(tài)位置信息進(jìn)行導(dǎo)航任務(wù)處理，并根據(jù)導(dǎo)航處理的結(jié)果控制整彈穩(wěn)定飛行及精確打擊目標(biāo)。在近、現(xiàn)代戰(zhàn)爭(zhēng)中，微、小型導(dǎo)彈由于其成本低、附帶毀傷小、體積和重量小等優(yōu)點(diǎn)，其發(fā)展逐漸受到各國(guó)重視[2]。因此對(duì)彈上核心設(shè)備的設(shè)計(jì)提出了新的要求，需要彈載計(jì)算機(jī)具有小型化，高可靠，低功耗等特點(diǎn)。

在傳統(tǒng)的彈載計(jì)算機(jī)方案設(shè)計(jì)中，核心處理單元架構(gòu)主要包括單DSP、雙DSP、DSP+FPGA、SoC等。隨著控制算法的日益復(fù)雜和制導(dǎo)精度的日益提高，要求彈載計(jì)算機(jī)具有較高的實(shí)時(shí)性和強(qiáng)大的運(yùn)算能力。傳統(tǒng)的單核DSP型架構(gòu)已經(jīng)無(wú)法滿(mǎn)足未來(lái)彈載計(jì)算機(jī)的要求。在文獻(xiàn)[3]中介紹了一種雙DSP的彈載計(jì)算機(jī)架構(gòu)，在很大程度上提高了計(jì)算機(jī)的運(yùn)算處理能力，但無(wú)形中增加的計(jì)算機(jī)印制板的布板面積，增大了設(shè)備體積。文獻(xiàn)[4]中介紹了一種DSP+FPGA的主流彈載計(jì)算機(jī)的設(shè)計(jì)架構(gòu)，這種設(shè)計(jì)通過(guò)FPGA來(lái)分擔(dān)DSP的接口任務(wù)，具有擴(kuò)展接口豐富，靈活性高的特點(diǎn)。但FPGA作為高功耗器件，在一定程度上提高了設(shè)備的整體功耗，且仍然無(wú)法解決體積問(wèn)題。文獻(xiàn)[5]中提出了一種基于SoC技術(shù)的彈載計(jì)算機(jī)設(shè)計(jì)方案，SoC 固有的單芯片特征可極大提高系統(tǒng)性能，降低系統(tǒng)成本、功耗以及重量和尺寸，但開(kāi)發(fā)周期較長(zhǎng)，研制費(fèi)用較高，不適用于需要快速應(yīng)用的小型武器系統(tǒng)。

本文結(jié)合彈載計(jì)算機(jī)的發(fā)展要求，綜合考慮性能，成本，功耗，體積，周期等因素，提出了一種采用基于嵌入式SoC的芯片Zynq作為核心處理器的彈載計(jì)算機(jī)設(shè)計(jì)方案。主要完成與控制系統(tǒng)各單機(jī)的通信、單機(jī)產(chǎn)品的供配電、控制軟件的運(yùn)行和舵機(jī)控制信號(hào)的輸出等功能，具有資源豐富、通用性強(qiáng)、體積小和可靠性高等特點(diǎn)。

目前，該款彈載計(jì)算機(jī)已完成了研制，經(jīng)過(guò)初步試驗(yàn)驗(yàn)證，產(chǎn)品各項(xiàng)性能指標(biāo)滿(mǎn)足控制系統(tǒng)需求，能夠應(yīng)用于后續(xù)型號(hào)控制系統(tǒng)中。

1 系統(tǒng)架構(gòu)設(shè)計(jì)

根據(jù)彈載計(jì)算機(jī)功能需求，需要實(shí)現(xiàn)4路隔離I/O輸入識(shí)別功能、16路I/O輸出功能、3路對(duì)外RS422接口功能、4路D/A模擬量輸出功能和多路供配電輸出功能。

Zynq芯片內(nèi)嵌雙核ARM和可編程邏輯資源，根據(jù)不同性能特點(diǎn)進(jìn)行資源劃分。其中， ARM核中主要完成組合導(dǎo)航算法、飛控算法、制導(dǎo)算法的實(shí)現(xiàn)。為了提高對(duì)外接口的實(shí)時(shí)性要求，利用可編程邏輯資源的并行性特點(diǎn)實(shí)現(xiàn)對(duì)外接口功能。

彈載計(jì)算機(jī)系統(tǒng)構(gòu)建見(jiàn)圖1。

圖1 彈載計(jì)算機(jī)系統(tǒng)構(gòu)建

2 硬件系統(tǒng)設(shè)計(jì)

2.1 核心處理器選型

為了滿(mǎn)足系統(tǒng)對(duì)小型化，高性能等方面的要求，本文選擇了Zynq-7000系列芯片作為彈載計(jì)算機(jī)的核心處理器。ZYNQ-7000是Xilinx推出的一款全可編程片上系統(tǒng)(All Programmable SoC)，該芯片集成了ARM Cortex A9雙核與FPGA，所以ZYNQ是一款SoPC芯片。其架構(gòu)如圖2。

圖2 Zynq架構(gòu)

圖中的ARM Cortex A9 MPCore(即為處理器部分，具有豐富的資源。Programmable Logic(一般簡(jiǎn)稱(chēng)為PL)即可編程部分(FPGA)，該部分的資源隨SoC芯片級(jí)別高低不同而不同，本設(shè)計(jì)中選擇的芯片是Zynq-7020，PL部分配置是Artix-7。

PL部分的實(shí)質(zhì)是Xilinx FPGA。在ZYNQ中，可以把PL看成是PS的另一個(gè)具有可重配置特點(diǎn)的“外設(shè)”，它可以作為PS部分的一個(gè)從設(shè)備，受ARM處理器控制。比如ARM(PS)的串口數(shù)量不夠時(shí)，可以用PL部分?jǐn)U展。

2.2 電源設(shè)計(jì)

電源電路是彈載計(jì)算機(jī)正常工作的能量源頭，如果電源電路設(shè)計(jì)存在隱患，則彈載計(jì)算機(jī)無(wú)法長(zhǎng)時(shí)間穩(wěn)定正常工作，因此電源電路設(shè)計(jì)十分關(guān)鍵。本設(shè)計(jì)在以功耗和可靠性為出發(fā)點(diǎn)，為彈載計(jì)算機(jī)設(shè)計(jì)了一種隔離式的多電壓輸出的電源系統(tǒng)。

彈載計(jì)算機(jī)的輸入電壓為28V，經(jīng)過(guò)EMI濾波電路和多路隔離式DC/DC模塊輸出多路電壓，各路之間互相隔離，保證了計(jì)算機(jī)CPU電路與外部各個(gè)接口電路的物理隔絕，提高了產(chǎn)品固有的可靠性。其中一路+5V為內(nèi)部數(shù)字電路供電，一路+5V為隔離接口供電，±15V為D/A輸出模塊供電。

在內(nèi)部數(shù)字電路供電模塊，還需要產(chǎn)生給Zynq供電的各種低壓電源，主要包括內(nèi)核電壓1.0V，輔助電壓1.8V，IO電壓3.3V，以及DDR電壓1.5V。該芯片的PS和PL部分具有分別獨(dú)立的供電系統(tǒng)，且互相之間不會(huì)影響。但若要保證ZYNQ芯片穩(wěn)定工作，則PS和PL部分需要各自保證一定的上電順序，即保證內(nèi)核及DDR先上電，最后再進(jìn)行IO上電。只有在這種上電順序下，才能保證ZYNQ芯片上電過(guò)程中，所消耗的電流最小，對(duì)器件構(gòu)成的傷害最少，同時(shí)也能保證在上電過(guò)程中，ZYNQ芯片的所有IO管腳處于三態(tài)狀態(tài)，設(shè)備工作穩(wěn)定可靠。選用LTM4644作為電源電路設(shè)計(jì)的核心芯片，該芯片能夠?qū)崿F(xiàn)4路電壓輸出，每路輸出電壓可調(diào)，輸出電流4A，并且可通過(guò)使能端控制保證上電順序。

2.3 通訊電路設(shè)計(jì)

ZYNQ芯片內(nèi)部能夠通過(guò)添加IP核的方式實(shí)現(xiàn)串行通訊協(xié)議。添加的IP核全部通過(guò)AXI總線(xiàn)作為PS部分的外設(shè)資源，IP核則由PL部分的邏輯資源實(shí)現(xiàn)，通過(guò)這種方式，可實(shí)現(xiàn)ZYNQ外設(shè)資源的任意剪裁，提高控制器的通用性。

本設(shè)計(jì)中，具有7個(gè)串行通訊協(xié)議接口，其中有3路非隔離的RS422接口電路，2路隔離的RS422接口電路，和2路隔離的RS485接口電路。

非隔離的RS422接口電路由芯片MAX3491實(shí)現(xiàn)。隔離的RS422/RS485接口電路由ADM2491E芯片實(shí)現(xiàn)，該芯片采用磁耦隔離技術(shù)實(shí)現(xiàn)控制端與通訊端的隔離，提高了控制器的抗干擾能力和電磁兼容性。

2.4 D/A電路設(shè)計(jì)

該電路用于實(shí)現(xiàn)對(duì)舵機(jī)的控制，共需要輸出4路獨(dú)立的模擬量信號(hào)。該電路功能采用AD5764CSUZ實(shí)現(xiàn)，能夠輸出4路-10V～+10V的模擬量信號(hào)，電壓參考芯片采用ADR02AKS。該芯片采用通用的SPI總線(xiàn)通訊協(xié)議，通過(guò)寄存器的配置實(shí)現(xiàn)精確模擬量的輸出。利用ZYNQ芯片PS內(nèi)部集成的SPI控制器實(shí)現(xiàn)對(duì)AD5764的控制，在保證可靠性的前提下，縮短開(kāi)發(fā)周期。同時(shí)在硬件設(shè)計(jì)上，為了提高該電路的電磁兼容性，利用磁耦芯片ADUM1400芯片實(shí)現(xiàn)控制信號(hào)的隔離。電路如圖3所示。

圖3 AD5764CSUZ電路設(shè)計(jì)圖

2.5 I/O輸入輸出電路設(shè)計(jì)

IO輸入信號(hào)經(jīng)過(guò)光耦隔離芯片HCP063L進(jìn)行隔離后，輸入到ZYNQ芯片的IO口中。當(dāng)輸入信號(hào)為高時(shí)，光耦輸出為高電平；當(dāng)輸入信號(hào)為低時(shí)，光耦輸出為低電平。

IO輸出電路通過(guò)電平轉(zhuǎn)換芯片將ZYNQ輸出的3.3V電平轉(zhuǎn)換為5V電平，再通過(guò)達(dá)林頓管ULN2803實(shí)現(xiàn)對(duì)輸出信號(hào)的電流放大，提高輸出信號(hào)的可靠性。

3 軟件系統(tǒng)設(shè)計(jì)

飛控軟件是彈載計(jì)算機(jī)的靈魂，是彈載計(jì)算機(jī)實(shí)現(xiàn)飛行控制的關(guān)鍵?；赯yqn平臺(tái)的飛控軟件設(shè)計(jì)與原多個(gè)分離CPU構(gòu)成的計(jì)算機(jī)設(shè)計(jì)思路不同。該彈載計(jì)算機(jī)的軟件設(shè)計(jì)采用軟硬件協(xié)同設(shè)計(jì)方法，通過(guò)可編程邏輯單元構(gòu)建硬件接口，主要包括串口通訊協(xié)議，DA芯片控制協(xié)議，IO輸入輸出控制。同時(shí)，ARM核的軟件包括底層驅(qū)動(dòng)層和應(yīng)用層，底層驅(qū)動(dòng)層軟件包括系統(tǒng)初始化，雙核交互機(jī)制，定時(shí)器配置，中斷模塊配置等，應(yīng)用層軟件包括對(duì)外部設(shè)備傳來(lái)的數(shù)據(jù)流的控制，自檢，裝訂，制導(dǎo)姿控算法解算，控制信號(hào)輸出，遙測(cè)信號(hào)輸出等功能。

3.1 芯片硬件環(huán)境搭建

Zynq平臺(tái)軟件開(kāi)發(fā)環(huán)境采用VIVADO2014.2，首先在VIVADO中建立芯片硬件環(huán)境，包括用戶(hù)自定義IP的設(shè)計(jì)添加，底層模塊的配置，時(shí)鐘系統(tǒng)配置，DDR模塊配置等。本設(shè)計(jì)中主要設(shè)計(jì)了智能串口通訊模塊，I/O識(shí)別控制模塊，D/A輸出模塊。在IP設(shè)計(jì)過(guò)程中按照Xilinx的主設(shè)備和從設(shè)備之間的數(shù)據(jù)傳輸總線(xiàn)，即AXI總線(xiàn)設(shè)計(jì)了對(duì)ARM核的接口。AXI協(xié)議是一種點(diǎn)對(duì)點(diǎn)的主從接口協(xié)議，當(dāng)多個(gè)外設(shè)需要互相交互數(shù)據(jù)時(shí)，需要加入一個(gè)AXI Interconnect模塊，也就是AXI互聯(lián)矩陣，作用是將一個(gè)AXI主設(shè)備連接到多個(gè)AXI從設(shè)備。硬件環(huán)境設(shè)計(jì)中將各個(gè)IP模塊作為AXI從設(shè)備連接到了雙核ARM上，在應(yīng)用層開(kāi)發(fā)時(shí),ARM可以通過(guò)AXI總線(xiàn)實(shí)現(xiàn)對(duì)各個(gè)IP模塊的調(diào)用配置。這種通過(guò)AXI總線(xiàn)實(shí)現(xiàn)ARM內(nèi)核與IP數(shù)據(jù)交互的方式，具有很大的靈活性，易于后期擴(kuò)展維護(hù)。

3.2 應(yīng)用層軟件開(kāi)發(fā)

構(gòu)建完硬件環(huán)境后，將VIVADO生成的BIT文件導(dǎo)入到SDK中進(jìn)行ARM核中的軟件開(kāi)發(fā)。在應(yīng)用程序中，起飛前，彈載計(jì)算機(jī)根據(jù)地面測(cè)試系統(tǒng)的命令進(jìn)行自檢，輸出檢查，裝訂等工作。在起飛后，慣組和接收機(jī)會(huì)定時(shí)向彈載計(jì)算機(jī)發(fā)送姿態(tài)位置信息，ARM核中的主控程序通過(guò)定時(shí)查詢(xún)的方式接收數(shù)據(jù)，并通過(guò)數(shù)據(jù)進(jìn)行計(jì)算，輸出控制指令給舵機(jī)控制器。同時(shí)，彈載計(jì)算機(jī)還會(huì)定時(shí)發(fā)送遙測(cè)數(shù)據(jù)，用于事后分析。應(yīng)用層軟件流程圖如圖4所示。

圖4 應(yīng)用層軟件算法流程圖

4 性能對(duì)比分析

由于采用了先進(jìn)的SoC芯片作為核心處理器，同時(shí)在接口電路設(shè)計(jì)中采用以磁隔離技術(shù)為基礎(chǔ)的芯片作為主要芯片搭建電路，因此該彈載計(jì)算機(jī)在計(jì)算性能、低功耗方面均有優(yōu)良的表現(xiàn)。最后，通過(guò)合理的印制板布局布線(xiàn)使該彈載計(jì)算機(jī)進(jìn)一步減小了體積。

本文選取了2款成熟的彈載計(jì)算機(jī)產(chǎn)品，對(duì)其體積、性能和功耗進(jìn)行了對(duì)比。采用同樣的飛控算法，對(duì)各個(gè)產(chǎn)品進(jìn)行一次控制周期計(jì)算耗時(shí)對(duì)比，結(jié)果如表1所示。通過(guò)分析對(duì)比，本文設(shè)計(jì)的彈載計(jì)算機(jī)在性能上得到了很大的提升。

表1 彈載計(jì)算機(jī)性能對(duì)比

5 半實(shí)物仿真試驗(yàn)驗(yàn)證

利用彈載計(jì)算機(jī)樣機(jī)及地面測(cè)試系統(tǒng)搭建半實(shí)物仿真系統(tǒng)，系統(tǒng)框圖設(shè)計(jì)如圖5所示。慣組模擬實(shí)際安裝工況安裝在轉(zhuǎn)臺(tái)上，半實(shí)物仿真測(cè)試平臺(tái)通過(guò)測(cè)試電纜與控制系統(tǒng)各個(gè)電氣設(shè)備連接。該半實(shí)物仿真平臺(tái)由實(shí)時(shí)上位機(jī)、慣組、接收機(jī)模擬器、接收機(jī)、舵機(jī)和三軸轉(zhuǎn)臺(tái)組成。

圖5 半實(shí)物仿真系統(tǒng)框圖

上位機(jī)運(yùn)行半實(shí)物仿真算法，主要作用是模擬六自由度模型和慣組信息，并根據(jù)工況控制三軸轉(zhuǎn)臺(tái)運(yùn)動(dòng)模擬飛行過(guò)程中的姿態(tài)。慣組敏感到姿態(tài)信息后，通過(guò)RS422總線(xiàn)接口發(fā)送給彈載計(jì)算機(jī)；接收模擬器實(shí)時(shí)發(fā)出衛(wèi)星信號(hào)，接收機(jī)根據(jù)收到的信號(hào)解算位置信息，同樣通過(guò)RS422總線(xiàn)發(fā)送給彈載計(jì)算機(jī)。彈載計(jì)算機(jī)根據(jù)運(yùn)動(dòng)信息解算出舵機(jī)控制量控制舵機(jī)轉(zhuǎn)動(dòng)，同時(shí)將遙測(cè)數(shù)據(jù)發(fā)送給上位機(jī)。同時(shí)，上位機(jī)會(huì)采集舵機(jī)反饋的實(shí)際角度，將其代入六自由度模型，計(jì)算姿態(tài)，控制三軸轉(zhuǎn)臺(tái)，形成閉環(huán)完整的半實(shí)物仿真回路。

半實(shí)物仿真試驗(yàn)進(jìn)行過(guò)程中，會(huì)實(shí)時(shí)繪制運(yùn)行結(jié)果曲線(xiàn),如圖6所示。由半實(shí)物仿真結(jié)果可以看出，導(dǎo)彈飛行過(guò)程中姿態(tài)穩(wěn)定，控制系統(tǒng)工作正常，半實(shí)物仿真結(jié)果與數(shù)學(xué)仿真結(jié)果基本一致。因此，可知彈載計(jì)算機(jī)軟硬件設(shè)計(jì)合理，可以實(shí)現(xiàn)系統(tǒng)要求。

圖6 三軸等效舵偏指令數(shù)學(xué)仿真和雙機(jī)仿真曲線(xiàn)對(duì)比

6 總結(jié)

提出了一種利用全可編程SoC芯片Zynq-7000搭建彈載計(jì)算機(jī)的設(shè)計(jì)，使其滿(mǎn)足了未來(lái)彈載控制系統(tǒng)對(duì)計(jì)算機(jī)體積、功耗、性能的要求。介紹了該方案的總體設(shè)計(jì)思路，并針對(duì)彈載計(jì)算機(jī)的硬件和軟件系統(tǒng)設(shè)計(jì)進(jìn)行了詳細(xì)描述。硬件上設(shè)計(jì)了豐富高可靠的通訊接口、通用I/O輸入輸出接口、模擬量輸出接口，可以實(shí)現(xiàn)彈載計(jì)算機(jī)的各項(xiàng)功能指標(biāo)；軟件設(shè)計(jì)上，采用軟硬件協(xié)同設(shè)計(jì)方法，將底層硬件開(kāi)發(fā)結(jié)合上層應(yīng)用軟件開(kāi)發(fā)，通過(guò)可編程邏輯模塊的設(shè)計(jì)，減輕了ARM核的資源負(fù)擔(dān)，可以保證ARM核更高效可靠地實(shí)現(xiàn)相應(yīng)算法。該型彈載計(jì)算機(jī)已經(jīng)完成了樣機(jī)設(shè)計(jì)，進(jìn)行了半實(shí)物仿真試驗(yàn)。試驗(yàn)結(jié)果表明彈載計(jì)算機(jī)工作正常，各項(xiàng)性能指標(biāo)滿(mǎn)足任務(wù)需求，可用于未來(lái)武器系統(tǒng)使用。