謝妮慧 郝中洋,2

基于FPGA的探測(cè)器制冷控制系統(tǒng)優(yōu)化設(shè)計(jì)

謝妮慧1郝中洋1,2

（1 北京空間機(jī)電研究所，北京 100094）（2 先進(jìn)光學(xué)遙感技術(shù)北京市重點(diǎn)實(shí)驗(yàn)室，北京 100094）

為了給紅外探測(cè)器提供穩(wěn)定可靠的溫度環(huán)境，文章提出了一種以現(xiàn)場(chǎng)可編程邏輯門(mén)陣列（FPGA）為核心邏輯控制單元的高精度制冷控制系統(tǒng)，與傳統(tǒng)以微處理器為核心的制冷控制系統(tǒng)相比，該系統(tǒng)具有運(yùn)算速度快、可靠性高、電路結(jié)構(gòu)簡(jiǎn)單等特點(diǎn)。重點(diǎn)介紹了該制冷控制系統(tǒng)的硬件組成、比例—積分—微分（PID）控制算法和正弦脈寬調(diào)制（SPWM）波驅(qū)動(dòng)的軟件實(shí)現(xiàn)，并總結(jié)了FPGA電路的優(yōu)化設(shè)計(jì)方法。通過(guò)優(yōu)化設(shè)計(jì)，極大的減小了邏輯資源占用率。試驗(yàn)結(jié)果證明，該制冷控制系統(tǒng)能夠?qū)崿F(xiàn)±0.05K的控溫精度，控溫精度高，跟蹤速度快，穩(wěn)定性和抗干擾能力比較出色。

脈沖管制冷機(jī) 現(xiàn)場(chǎng)可編程邏輯門(mén)陣列 比例—積分—微分控制 正弦脈寬調(diào)制波驅(qū)動(dòng)航天紅外遙感

0 引言

紅外探測(cè)器是遙感衛(wèi)星上紅外遙感器中的核心部件，用于實(shí)現(xiàn)目標(biāo)探測(cè)和系統(tǒng)成像。由于紅外探測(cè)器大多選用HgCdTe、InSb、PtSi等紅外光子型半導(dǎo)體材料，這些紅外半導(dǎo)體材料具有禁帶寬度窄、紅外光量子能量小，且在較高溫度下會(huì)產(chǎn)生固有熱激發(fā)，導(dǎo)致大的暗電流和噪聲等特點(diǎn)，因此需要空間制冷機(jī)提供可靠冷源，降低探測(cè)器的工作溫度，減少本底熱噪聲、屏蔽和排除視場(chǎng)外的熱干擾，從而提高探測(cè)精度和靈敏度，使探測(cè)器獲得穩(wěn)定可靠的探測(cè)性能[1-4]。

傳統(tǒng)的制冷控制系統(tǒng)一般采用以單片機(jī)或數(shù)字信號(hào)處理器（Digital Signal Processor，DSP）等微處理器為核心的數(shù)字控制系統(tǒng)，流程控制、算法都通過(guò)軟件編程實(shí)現(xiàn)，這類軟件存在中斷嵌套、程序跑飛等問(wèn)題，速度和可靠性有一定局限性；另外，這類控制系統(tǒng)往往還存在外圍電路多、集成度低等問(wèn)題[5-9]。與單片機(jī)或者DSP相比，現(xiàn)場(chǎng)可編程門(mén)陣列（Field Programmable Gate Array，F(xiàn)PGA）是通過(guò)硬件來(lái)實(shí)現(xiàn)控制算法，且為并行處理邏輯，因此運(yùn)算速度快、可靠性高；除此之外，F(xiàn)PGA還具有體積小、集成度高、功耗低、設(shè)計(jì)電路靈活等特點(diǎn)。

高速集成電路硬件描述語(yǔ)言（Very High Speed Integrated Circuit Hardware Description Language，VHDL）是一種硬件描述語(yǔ)言，用來(lái)描述數(shù)字邏輯電路設(shè)計(jì)思想，然后利用電子設(shè)計(jì)自動(dòng)化（Electronic Design Automation，EDA）工具進(jìn)行仿真，再綜合到門(mén)級(jí)電路，最后利用FPGA實(shí)現(xiàn)其功能。相同功能的數(shù)字電路，使用的VHDL描述方式不一樣，邏輯電路的復(fù)雜程度、時(shí)延特性、性能指標(biāo)和可靠性等會(huì)大不相同，因此電路的優(yōu)化設(shè)計(jì)是FPGA設(shè)計(jì)的重要環(huán)節(jié)。剔除設(shè)計(jì)中的冗余電路，不但可以減少電源消耗，還能提高工作速度、減少布線困難。

1 系統(tǒng)組成

制冷控制系統(tǒng)結(jié)構(gòu)如圖1所示。工作原理為：利用恒流源為紅外探測(cè)器上的測(cè)溫二極管提供一個(gè)恒定電流，測(cè)溫二極管的阻值隨著溫度的變化而發(fā)生變化，測(cè)溫二極管兩端的電壓也隨之改變，采集測(cè)溫二極管兩端的電壓作為溫度AD反饋值（是反映溫度的物理量經(jīng)過(guò)模數(shù)轉(zhuǎn)換之后的數(shù)字量）。為避免制冷機(jī)在啟動(dòng)期間撞缸，制冷機(jī)控制電路輸出功率在加電初期逐漸增加到其最大值，制冷機(jī)制冷到設(shè)定溫度點(diǎn)附近時(shí)，比較溫度反饋值與目標(biāo)溫度值，通過(guò)比例—積分—微分（PID）控制算法計(jì)算得到電機(jī)控制電壓，調(diào)節(jié)正弦脈寬調(diào)制（Sinusoidal Pulse Width Modulation，SPWM）波控制驅(qū)動(dòng)電路的逆變電路，改變輸出功率值，驅(qū)動(dòng)制冷壓縮機(jī)電機(jī)的運(yùn)動(dòng)，實(shí)現(xiàn)高精度控溫的目的。

圖1 制冷控制系統(tǒng)結(jié)構(gòu)

2 PID控制及其軟件實(shí)現(xiàn)

2.1 PID控制算法

模擬PID控制算法的表達(dá)式為

設(shè)采樣周期為，式（1）離散化后得到數(shù)字PID控制算法的表達(dá)式

式（2）為絕對(duì)式PID控制算法計(jì)算公式，不但計(jì)算繁瑣而且占用很大內(nèi)存，增量式PID能有效解決這個(gè)問(wèn)題。本文采用增量式PID控制算法，計(jì)算公式為[10-12]：

最終賦予被控對(duì)象的控制量為

2.2 軟件實(shí)現(xiàn)

圖2 PID算法流程

圖3 PID算法數(shù)據(jù)流示意

2.3 串行計(jì)算方式及處理

從圖2、圖3所示可知，每作一次PID運(yùn)算都需要進(jìn)行多次減法、加法和乘法運(yùn)算，可通過(guò)兩種VHDL描述方式來(lái)實(shí)現(xiàn)上述PID控制：1）并行方式，采用3個(gè)減法器、3個(gè)加法器和3個(gè)乘法器，這種設(shè)計(jì)方法運(yùn)行速度快，但資源占用率很大；2）串行方式，1個(gè)加法器、1個(gè)減法器和1個(gè)乘法器，通過(guò)狀態(tài)機(jī)的跳轉(zhuǎn)來(lái)控制每一次加法器、減法器和乘法器的調(diào)用時(shí)序，這種設(shè)計(jì)方法占用資源少，但運(yùn)行速度較慢。本文所研究的制冷控制系統(tǒng)中，控制量的輸出頻率為1Hz，進(jìn)行一次PID運(yùn)算所執(zhí)行的時(shí)間遠(yuǎn)小于控制周期，另外，SPWM波驅(qū)動(dòng)、AD采集、流程控制等所有模塊的總資源占用率已經(jīng)接近于可靠性、安全性設(shè)計(jì)要求的上限，因此從節(jié)省資源角度考慮，本文PID算法采用串行方法設(shè)計(jì)，犧牲運(yùn)行速度來(lái)?yè)Q取FPGA邏輯資源。

由于PID控制量的輸出頻率為1Hz，而FPGA的時(shí)鐘頻率為20MHz，遠(yuǎn)大于PID的控制頻率，因此可以用同一個(gè)乘法器來(lái)分別計(jì)算比例、積分和微分環(huán)節(jié)，以及采用同一個(gè)加法器來(lái)計(jì)算比例（P）+積分（I）和（比例+積分）+微分（D）運(yùn)算，展開(kāi)處理時(shí)間，串行執(zhí)行每一步計(jì)算，實(shí)現(xiàn)乘法器、加法器資源的共享，縮小FPGA電路的規(guī)模。并行計(jì)算向串行計(jì)算的轉(zhuǎn)變?nèi)鐖D4所示。兩種設(shè)計(jì)方法的性能比較如表1所示。

圖4 并行計(jì)算向串行計(jì)算轉(zhuǎn)變流程

表1 串行和并行設(shè)計(jì)PID模塊性能比較

Tab.1 Performance comparsion of serialization and parallelism

為了加快調(diào)溫的速度，利用分段式PID控制方法。在制冷初期，驅(qū)動(dòng)電壓緩慢增加至最大電壓輸出，利用最大功率制冷，將溫度由室溫降到目標(biāo)溫度附近。當(dāng)溫度到達(dá)目標(biāo)溫度附近時(shí)，再切換到PID閉環(huán)控制模式實(shí)現(xiàn)精確控溫。這樣既實(shí)現(xiàn)了溫度、驅(qū)動(dòng)電壓的平穩(wěn)變化，也防止了制冷機(jī)撞缸的發(fā)生。

另外，為了控制溫度的變化率（防止探測(cè)器溫度陡增或陡降），對(duì)PID輸出控制量增量（Δ）進(jìn)行了限幅；同時(shí)為了加快溫度的收斂并減小振蕩，對(duì)PID的絕對(duì)輸出（，即電機(jī)的驅(qū)動(dòng)電壓）也進(jìn)行了限幅。

3 SPWM驅(qū)動(dòng)及其軟件實(shí)現(xiàn)

3.1 SPWM波驅(qū)動(dòng)原理

根據(jù)采樣控制理論（又稱面積等效原理），沖量相等而形狀不同的窄脈沖作用于慣性系統(tǒng)上時(shí)，其輸出響應(yīng)基本相同，且脈沖越窄，輸出的差異越小，因此可以用一系列等幅不等寬的脈沖來(lái)代替一個(gè)正弦波。脈沖幅值相等，脈沖寬度按正弦規(guī)律變化，從而和正弦波等效的脈寬調(diào)制（Pulse Width Modulation，PWM）波形稱為SPWM波，如圖5所示。SPWM波控制通用性強(qiáng)，控制和調(diào)節(jié)性能好，具有消除諧波、調(diào)節(jié)和穩(wěn)定輸出電壓的功能，因此被廣泛應(yīng)用于電機(jī)控制電路中[13-17]。

SPWM波的生成可以采用調(diào)制法：等腰三角形波（三角波）作為載波（c），正弦波為調(diào)制波（r）。通過(guò)比較正弦波與三角波值的大小來(lái)控制電路中開(kāi)關(guān)器件的通斷，當(dāng)正弦波大于三角波時(shí)輸出高電平、小于三角波時(shí)輸出低電平，從而得到一組等幅的、脈沖寬度正比于正弦曲線在交點(diǎn)時(shí)刻函數(shù)值的矩形脈沖序列，如圖6所示，圖中o表示輸出電壓，ol表示o中的基波分量，d表示逆變電路中的直流電壓。

圖5 與正弦波等效的矩形脈沖序列

圖6 單極性SPWM波

3.2 SPWM波的VHDL實(shí)現(xiàn)

同步時(shí)鐘信號(hào)作用下，首先生成三角波和正弦波，正弦波的幅值隨著PID控制器輸出的控制電壓實(shí)時(shí)變化，然后比較正弦波與三角波的值，在正弦波的上半周期，第三路和第四路SPWM波不變，當(dāng)正弦波大于三角波值時(shí)第一路SPWM波輸出高電平、小于三角波時(shí)第二路SPWM波輸出低電平；同理，正弦波的下半周期按圖7所示流程產(chǎn)生SPWM波。為了防止H橋同一端的上下橋臂元器件同時(shí)導(dǎo)通造成短路，需要在SPWM波之間加一個(gè)死區(qū)時(shí)間，最后利用帶死區(qū)的SPWM波驅(qū)動(dòng)逆變電路。

3.3 資源共享實(shí)現(xiàn)電路優(yōu)化設(shè)計(jì)

SPWM模塊包括正弦波產(chǎn)生模塊、三角波產(chǎn)生模塊和SPWM波生成模塊三個(gè)子模塊，在正弦波產(chǎn)生模塊中通過(guò)資源共享的設(shè)計(jì)方法實(shí)現(xiàn)了電路的優(yōu)化設(shè)計(jì)。

1）正弦波產(chǎn)生模塊。優(yōu)化前：直接將0~2π的一個(gè)周期的正弦波離散為400個(gè)點(diǎn)，量化精度為10比特，需要占用400個(gè)10比特的寄存器。優(yōu)化后：利用正弦波的對(duì)稱性，將1/4周期的正弦波離散化為100個(gè)點(diǎn)，每個(gè)點(diǎn)的正弦值進(jìn)行10位量化，通過(guò)狀態(tài)機(jī)的跳轉(zhuǎn)分時(shí)正向或逆向查找1/4周期的正弦表（離散點(diǎn)），最終實(shí)現(xiàn)整周期（0~2π）的正弦表，采用這種方式既保證了離散精度，又最大化的節(jié)省了邏輯資源。通過(guò)控制正弦表的查找頻率來(lái)調(diào)節(jié)正弦波的輸出頻率。優(yōu)化前后性能比較如表2所示。

2）三角波產(chǎn)生模塊。設(shè)計(jì)一個(gè)可逆計(jì)數(shù)器，從最小值0加到最大值256后，再減到最小值0，重復(fù)上述過(guò)程。計(jì)數(shù)器的值即三角波的值，三角波的頻率由計(jì)數(shù)器時(shí)鐘決定。三角波的頻率越大，對(duì)正弦波的采樣率越高，使輸出的SPWM波形經(jīng)過(guò)LC濾波還原為正弦波時(shí)諧波越小。

3）SPWM波生成模塊。將得到的正弦信號(hào)值與三角載波進(jìn)行比較，在每個(gè)采樣時(shí)刻，比較正弦波和三角波的值，并設(shè)置死區(qū)時(shí)間，最后利用帶死區(qū)的SPWM波驅(qū)動(dòng)逆變電路。

圖7 SPWM波生成流程

表2 優(yōu)化前和優(yōu)化后SPWM模塊性能比較

Tab.2 Performance comparison before and after optimization

為了防止輸出的正弦波發(fā)生畸變，輸出一個(gè)完整的正弦波，控制驅(qū)動(dòng)電壓的改變不能在正弦表中間，而是在正弦表最初改變。

4 電路的其他優(yōu)化設(shè)計(jì)

本文采用的是反熔絲FPGA芯片，因?yàn)槠渚哂锌箚瘟Ｗ臃D(zhuǎn)能力強(qiáng)、可靠性高等特點(diǎn)，適用于航空航天領(lǐng)域。但是反熔絲FPGA芯片規(guī)模小、單片密度低，與飛速發(fā)展的遙感器和功能日益復(fù)雜、控溫精度越來(lái)越高的制冷控制系統(tǒng)越來(lái)越不匹配，因此可編程邏輯門(mén)陣列電路優(yōu)化設(shè)計(jì)顯得尤其重要[18-20]。本文研究中還總結(jié)了如下優(yōu)化設(shè)計(jì)方法。

（1）移位相加型乘法器設(shè)計(jì)

直接采用預(yù)定義的“*”操作符進(jìn)行乘法運(yùn)算資源占用率非常大。兩個(gè)二進(jìn)制數(shù)相乘的計(jì)算過(guò)程如圖8所示，從圖8中可以看出，硬件乘法器的實(shí)現(xiàn)本質(zhì)是“移位相加”。本文采用移位相加的方式實(shí)現(xiàn)二進(jìn)制數(shù)的乘法運(yùn)算，具體實(shí)現(xiàn)步驟為：從乘數(shù)的最低位開(kāi)始判斷，如果第位為“1”（=0~length?1，length表示乘數(shù)的長(zhǎng)度），則被乘數(shù)左移位并與上一次的和（初始為0）相加；若為“0”，則本次不相加，如此循環(huán)至乘數(shù)的最高位，最終的累加和即為兩數(shù)的乘積。實(shí)踐證明，采用移位相加的方法設(shè)計(jì)的乘法器要比直接采用預(yù)定義的運(yùn)算操作符“*”要節(jié)省資源約5%。

圖8 二進(jìn)制數(shù)相乘

（2）避免不必要的鎖存器產(chǎn)生

有時(shí)候編程不規(guī)范會(huì)使綜合之后的電路產(chǎn)生很多不必要的鎖存器，降低電路的工作速度、導(dǎo)致FPGA電路復(fù)雜。IF和CASE語(yǔ)句容易引入不必要的鎖存器，由于有些情況下IF和CASE語(yǔ)句的分支不能覆蓋所有的輸入值，邏輯反饋就容易形成鎖存器。

（3）層次化電路設(shè)計(jì)

一個(gè)設(shè)計(jì)實(shí)體無(wú)法實(shí)現(xiàn)整個(gè)系統(tǒng)的功能，需要詳細(xì)了解系統(tǒng)的組成和結(jié)構(gòu)，科學(xué)的劃分。采用自頂向下的設(shè)計(jì)方法，將整個(gè)軟件進(jìn)行功能模塊劃分，模塊之間的I/O連接應(yīng)盡可能的少，先設(shè)計(jì)各個(gè)底層模塊，然后對(duì)各個(gè)模塊進(jìn)行優(yōu)化設(shè)計(jì)，再將模塊連接起來(lái)進(jìn)行測(cè)試優(yōu)化。

5 系統(tǒng)驗(yàn)證

為了驗(yàn)證本文制冷控制系統(tǒng)的可行性，將制冷控制系統(tǒng)與真實(shí)的制冷機(jī)負(fù)載相連，系統(tǒng)上電開(kāi)始運(yùn)行之后，采集并存儲(chǔ)測(cè)溫二極管采集的溫度數(shù)據(jù)（溫度AD值），系統(tǒng)采集的溫度數(shù)據(jù)為模數(shù)轉(zhuǎn)換之后的12位AD碼值，碼值與溫度的具體關(guān)系不在此贅述，得到圖9所示的溫度控制曲線，橫坐標(biāo)為時(shí)間，縱坐標(biāo)為溫度AD值，采樣間隔時(shí)間為1s，曲線顯示了制冷控制系統(tǒng)從常溫環(huán)境開(kāi)始的制冷效果。初始的目標(biāo)溫度為80K，之后目標(biāo)溫度切換為77K。可以看出，制冷初期，控溫曲線平滑，沒(méi)有超調(diào)，沒(méi)有振蕩，系統(tǒng)響應(yīng)快，切換控溫點(diǎn)之后，系統(tǒng)的制冷過(guò)程仍然沒(méi)有出現(xiàn)超調(diào)和振蕩，并且很快又穩(wěn)定在新的目標(biāo)溫度。圖10為系統(tǒng)穩(wěn)定后的溫度誤差曲線，從曲線可見(jiàn)，控溫精度在正負(fù)10個(gè)AD值范圍（對(duì)應(yīng)±0.05K控溫精度），控溫精度高。由此證明本文設(shè)計(jì)的制冷控制系統(tǒng)控溫效果良好，控溫精度高，能夠滿足探測(cè)器的溫度要求。

圖9 制冷機(jī)溫度曲線

圖10 溫度誤差曲線

6 結(jié)束語(yǔ)

本文提出了一種以FPGA為核心邏輯控制單元的高精度制冷控制系統(tǒng)。重點(diǎn)闡述了該制冷控制系統(tǒng)的硬件組成、PID控制算法和SPWM波驅(qū)動(dòng)的VHDL實(shí)現(xiàn)以及FPGA電路的優(yōu)化設(shè)計(jì)。在PID運(yùn)算模塊中提出了串行計(jì)算方式，通過(guò)狀態(tài)機(jī)的跳轉(zhuǎn)來(lái)控制每一次加法器、減法器和乘法器的調(diào)用時(shí)序，實(shí)現(xiàn)了乘法器、加法器和減法器的分時(shí)復(fù)用，節(jié)省了大量的FPGA資源。在SPWM波驅(qū)動(dòng)模塊中，通過(guò)資源共享的方式，利用最少的資源實(shí)現(xiàn)正弦波查找表的生成，盡量的減少FPGA邏輯資源的占用率。采用移位相加定點(diǎn)運(yùn)算的方法實(shí)現(xiàn)二進(jìn)制數(shù)的乘法運(yùn)算，而不是內(nèi)置的宏功能模塊，提高運(yùn)算精度、節(jié)省內(nèi)部硬件資源。通過(guò)試驗(yàn)結(jié)果證明，該制冷控制系統(tǒng)能夠?qū)崿F(xiàn)±0.05K的控溫精度，具有控溫精度高、跟蹤速度快、穩(wěn)定性好和抗干擾能力強(qiáng)等特點(diǎn)。

[1] 朱建炳, 潘雁頻. 空間制冷技術(shù)在星載紅外遙感器中的應(yīng)用與發(fā)展[J]. 真空與低溫, 2003, 9(1): 6-12. ZHU Jianbing, PAN Yanpin. Application and Development of Spaceborne Cooling Technology for Aerospace Infrared Remote Sensor[J]. Vacuum & Cryogenics, 2003, 9(1): 6-12. (in Chinese)

[2] 楊雪, 茅年清, 徐圣亞. 制冷機(jī)在空間紅外遙感領(lǐng)域的應(yīng)用研究[J]. 真空與低溫, 2014, 20(2): 113-115, 124. YANG Xue, MAO Nianqing, XU Shengya. Research of Cryocooler Application in Space Infrared Sensor System[J]. Vacuum & Cryogenics, 2014, 20(2): 113-115, 124. (in Chinese)

[3] 張?jiān)? 周峰, 阮寧娟, 等. 空間紅外天文望遠(yuǎn)鏡低溫制冷技術(shù)綜述[J]. 航天返回與遙感, 2013, 34(5): 46-55. ZHANG Yue, ZHOU Feng, RUAN Ningjuan, et al. Overview of Cryogenic Refrigeration Technology in Space Infrared Astronomical Telescopes[J]. Spacecraft Recovery & Remote Sensing, 2013, 34(5): 46-55. (in Chinese)

[4] 朱建炳. 空間深空探測(cè)低溫制冷技術(shù)的發(fā)展[J]. 航天返回與遙感, 2010, 31(6): 39-45. ZHU Jianbing. Development of Cryogenic Refrigeration Technology for Deep Space Explorations[J]. Spacecraft Recovery & Remote Sensing, 2010, 31(6): 39-45. (in Chinese)

[5] 張彤, 陳小文, 劉銀年, 等. 星載紅外探測(cè)器溫度控制系統(tǒng)的設(shè)計(jì)和應(yīng)用[J]. 紅外技術(shù), 2005, 27(2): 167-170. ZHANG Tong, CHENXiaowen, LIU Yinnian, et al. Design and Implement of Temperature Controlling System of Spaceborne Infrared Detector[J]. Infrared Technology, 2005, 27(2): 167-170. (in Chinese)

[6] 黃新棟. 制冷型紅外探測(cè)器高精度制冷控溫系統(tǒng)[J]. 紅外技術(shù), 2012, 34(9): 547-550. HUANG Xindong. High-precision Temperature Control System of Cooled Infrared Sensor[J]. Infrared Technology, 2012, 34(9): 547-550. (in Chinese)

[7] 常霞, 何海燕, 劉雪峰, 等. 基于TMS320F240的制冷控制系統(tǒng)的軟件設(shè)計(jì)[J]. 測(cè)控技術(shù), 2013, 32(10): 109-111, 115.CHANG Xia, HE Haiyan, LIU Xuefeng, et al. Software Design for Refrigeration Control System Based on TMS320F240[J]. Measurement & Control Technology, 2013, 32(10): 109-111, 115. (in Chinese)

[8] 張鵬, 常霞. 航天相機(jī)用基于1553B總線高精度溫度控制系統(tǒng)[J]. 計(jì)算機(jī)測(cè)量與控制, 2017, 25(7): 115-119. ZHANG Peng, CHANG Xia. Space Camera Use High Precision Temperature Control System Based on 1553B Bus[J]. Computer Measurement & Control, 2017, 25(7): 115-119. (in Chinese)

[9] 常霞, 張鵬, 李愷, 等. 一種輕小型遙感相機(jī)高精度主動(dòng)熱控設(shè)計(jì)[J].計(jì)算機(jī)測(cè)量與控制, 2014, 22(7): 2274-2276. CHANG Xia, ZHANG Peng, LI Kai, et al. Design of High Precision Control of Space Camera Temperature Controlling[J]. Computer Measurement & Control, 2014, 22(7): 2274-2276. (in Chinese)

[10] 陳昭明, 白向林, 龔曉宏. 基于FPGA的數(shù)字PID控制器設(shè)計(jì)[J]. 重慶科技學(xué)院學(xué)報(bào)（自然科學(xué)版）, 2010, 12(2): 149-151, 169. CHEN Zhaoming, BAI Xianglin, GONG Xiaohong. Design of Digital PID Controller Based on FPGA[J]. Journal of Chongqing University of Science and Technology (Natural Science Edition), 2010, 12(2): 149-151, 169. (in Chinese)

[11] 高鐵紅, 王誠(chéng)意. 基于FPGA的增量式PID控制器的研究與實(shí)現(xiàn)[J]. 河北工業(yè)大學(xué)學(xué)報(bào), 2011, 40(5): 36-38.GAO Tiehong, WANG Chengyi. The Design and Implementation of Increasing PID Controller Based on FPGA[J]. Journal of Hebei University of Technology, 2011, 40(5): 36-38. (in Chinese)

[12] 陳晉煒, 周玉潔. 數(shù)字PID控制器的FPGA實(shí)現(xiàn)及軟硬件協(xié)同仿真[J]. 信息技術(shù), 2005(9): 38-40, 162. CHEN Jinwei, ZHOU Yujie. FPGA Implementation of Digital PID Controller and Hardware Software Co-simulation[J]. Infrared Technology, 2005(9): 38-40, 162. (in Chinese)

[13] 張賢濤, 于生寶, 姜卓嬌, 等. 基于CPLD的全橋SPWM逆變控制波形生成[J]. 電力電子技術(shù), 2006, 40(5): 118-120.ZHANG Xiantao, YU Shengbao, JIANG Zhuojiao, et al. Generation of Full-bridge SPWM Invert Control Waveform based on CPLD[J]. Power Electronics, 2006, 40(5): 118-120. (in Chinese)

[14] 丁衛(wèi)東, 郭前崗, 周西峰. 一種基于FPGA的SPWM波的實(shí)時(shí)生成方法[J].計(jì)算機(jī)技術(shù)與發(fā)展, 2011, 21(2): 211-214.DING Weidong, GUO Qiangang, ZHOU Xifeng. A Kind of Method for Producing SPWM Waveform Real-time Based on FPGA[J]. Computer Technology and Development, 2011, 21(2): 211-214. (in Chinese)

[15] 常國(guó)祥, 王成元, 夏加寬, 等. 一種新的基于FPGA的多路SPWM波形發(fā)生器[J]. 中國(guó)電機(jī)工程學(xué)報(bào), 2006, 26(z1): 51-54.CHANG Guoxiang, WANG Chengyuan, XIA Jiakuan, et al. A Novel Multi-channel SPWM Wave Generator Based FPGA[J]. Proceedings of the Chinese Society for Electrical Engineering, 2006, 26(z1): 51-54. (in Chinese)

[16] 朱超, 劉偉. 基于FPGA改進(jìn)型正弦波逆變器的設(shè)計(jì)[J].電子設(shè)計(jì)工程, 2016, 24(21): 162-166.ZHU Chao, LIU Wei. Design of Modified Sine Wave Inverter Based on FPGA[J]. Electronic Design Engineering, 2016, 24(21): 162-166. (in Chinese)

[17] 王海霞, 曾成, 伍萍輝. 基于FPGA的高頻整流SPWM波形發(fā)生器[J].電測(cè)與儀表, 2013, 50(1): 94-97.WANG Haixia, ZENG Cheng, WU Pinghui. SPWM Generator in High Frequency Rectifying Circuit Based on FPGA[J]. Electrical Measurement & Instrumentation, 2013, 50(1): 94-97. (in Chinese)

[18] 張建妮. 基于FPGA的8位移位相加型硬件乘法器的設(shè)計(jì)[J]. 智能計(jì)算機(jī)與應(yīng)用, 2014, 4(4): 87-93. ZHANG Jianni. The Design of Hardware -Multiplier with 8 bit Based on FPGA[J]. Intelligent Computer and Applications, 2014, 4(4): 87-93. (in Chinese)

[19] 趙杰. 基于VHDL的乘法器的設(shè)計(jì)與對(duì)比[J]. 商洛學(xué)院學(xué)報(bào), 2015, 29(6): 3-6. ZHAO Jie. Design and Comparison of Multiplier Based on VHDL[J]. Journal of Shangluo University, 2014, 4(4): 87-93. (in Chinese)

[20] 杜志傳, 鄭建立. 基于CPLD/FPGA的VHDL語(yǔ)言電路優(yōu)化設(shè)計(jì)[J]. 現(xiàn)代電子技術(shù), 2010, 33(3): 191-193.DU Zhichuan, ZHENG Jianli. Optimized Design of Circuits in VHDL Based on CPLD/FPGA[J]. Modern Electronics Technique, 2010, 33(3): 191-193. (in Chinese)

Refrigeration Control System of Infrared Detector Based on FPGA

XIE Nihui1HAO Zhongyang1,2

（1 Beijing Institute of Space Mechanics & Electricity, Beijing 100094, China）（2 Key Laboratory for Advanced Optical Remote Sensing Technology of Beijing, Beijing 100094, China）

As the core logic control module of the system, the high-precision refrigeration control system based on FPGA is designed in this paper. Compared with the traditional control system based on microprocessor, the system based on FPGA has the advantages of fast speed, high reliability and simple circuit structure. The paper mainly introduces hardware composition, software design of PID control algorithms and SPWM（sinusoidal pulse width modulation）motor drivers, and summarizes the design method of circuit optimization. By optimizing design, the occupancy rate of logical resources is greatly reduced. The results show that the system has advantages of high precision temperature control, fast tracking speed, high stability and strong anti-interference ability.

pulse tube refrigerator; field programmable gate array（FPGA）; proportion integration differentiation（PID）control; sinusoidal pulse width modulation（SPWM）; space infrared remote sensing

TP311.3

A

1009-8518(2019)04-0048-09

10.3969/j.issn.1009-8518.2019.04.006

謝妮慧，女，1986年生，2012年獲北京航空航天大學(xué)控制科學(xué)與工程專業(yè)碩士學(xué)位，工程師。研究方向?yàn)檫b感相機(jī)機(jī)構(gòu)運(yùn)動(dòng)控制、制冷控制等。E-mail：524857918@qq.com。

2019-05-06

國(guó)家重大科技專項(xiàng)工程

（編輯：夏淑密）