李永志

摘要：Link11數(shù)據(jù)鏈用于陸基、機載和艦載之間進行情報信息交換，采用標準信息格式和網(wǎng)絡通信技術進行數(shù)字信息交換，因此對Link11數(shù)據(jù)鏈的仿真具有重要的意義。利用DSP的靈活優(yōu)勢和FPGA的速度優(yōu)勢聯(lián)合對Llink11數(shù)據(jù)鏈進行了仿真，并提出了相應的硬件和軟件解決方案，通過仿真結果證實這種基于DSP，F(xiàn)PGA的Llink11數(shù)據(jù)鏈聯(lián)合仿真是可靠且可行的。

關鍵詞：Link11；DSP；FPGA

中圖分類號：TN919文獻標志碼：A文章編號：1008-1739（2019）24-57-3

0引言

Link11采用網(wǎng)絡通信技術和標準報文格式，工作在HF頻段時，使用SSB或抑制載波AM調(diào)制，可覆蓋300 nm；工作在UHF頻段時，使用FM調(diào)制，提供艦對空150 nm，艦對艦25 nm。Link11數(shù)據(jù)鏈支持空中、艦船和水下跟蹤數(shù)據(jù)、電子戰(zhàn)數(shù)據(jù)和指揮控制單元之間的有限指揮數(shù)據(jù)的交換。Link11依靠網(wǎng)控站輪詢系統(tǒng)輪流詢問每個參與者，并獲取數(shù)據(jù)為各部隊之間提供通信并交換數(shù)據(jù)信息。

通過對Llink11數(shù)據(jù)鏈的幀結構、編碼方式和調(diào)制方式等分析，利用DSP，F(xiàn)PGA各自的特點，提出了一種基于DSP+FPGA聯(lián)合仿真的方案。利用DSP軟件的靈活性，進行（30，24）漢明編碼，經(jīng)過副載波調(diào)制后進行疊加形成基帶數(shù)據(jù)的I路和Q路；利用FPGA的速度優(yōu)勢，在FPGA中利用DDS技術產(chǎn)生2～30 MHz或者UHF/VHF頻段內(nèi)225～400 MHz的載波，然后進行正交調(diào)制和幅度控制，最后通過數(shù)據(jù)采集和分析來驗證仿真的正確性。

1 Link11協(xié)議分析

1.1幀結構

輪詢呼叫[1]是Link11數(shù)據(jù)鏈的正常工作方式，指定一個單元為網(wǎng)絡控制站（NCS），剩下的單元用作前哨站或者入網(wǎng)單元（PUS）。NCS的數(shù)據(jù)終端機控制其他入網(wǎng)單元被查詢的序列，當呼叫它時，每個PUS要發(fā)送它的數(shù)據(jù)。在剩余時間內(nèi)，PUS接收來自其他網(wǎng)絡成員的報告。

如果在16幀時間內(nèi)，收不到PUS的回應，NCS在序列中查詢下一單元。每次查詢序列或網(wǎng)絡循環(huán)完成后，NCS報告其自身信息。這時，戰(zhàn)術數(shù)據(jù)在網(wǎng)絡成員之間進行交換。一旦開始，數(shù)據(jù)終端機的工作就是自動的。

發(fā)生在輪詢呼叫中的發(fā)送類型是NCS呼叫（CALL-UP）、前哨站回答（REPLY）和NCS報告（NCS REPORT AND CALL-UP）。

1.2前置碼

前置碼[2]由605 ，2 915 Hz兩個頻率構成，605 Hz用來校正相對運動或高頻信道的變化而引起的多普勒頻移；2 915 Hz是同步音，用于接收端完成幀同步。采用BPSK調(diào)制，在每幀的結尾處相位有180°跳變。前置碼的持續(xù)時間為5幀的長度，它以正常功率的4倍（正常幅度的2倍）進行發(fā)射。在正常情況下，605 Hz的發(fā)射功率為6 dB，數(shù)據(jù)幀的發(fā)射功率為0 dB。在前置碼中，2 915 Hz的發(fā)射功率為6 dB，605 Hz的發(fā)射功率為12 dB。

1.3數(shù)據(jù)幀

Link11信號中，除了5幀的前置碼外，其余的都是數(shù)據(jù)幀，數(shù)據(jù)幀是16音信號，605Hz不攜帶信息，其余的15個單音，在每幀內(nèi)分別攜帶2 bit信息，總共30 bit。

1.3.1數(shù)據(jù)幀編碼

Link11數(shù)據(jù)鏈采用的編碼方式是漢明編碼，信息為24位的二進制碼，經(jīng)過（30，24）漢明編碼后，變?yōu)?0 bit，增加了6 bit監(jiān)督位，放在24 bit信息位后面。這30 bit數(shù)據(jù)由數(shù)據(jù)幀中編號為2～16的15個單音各攜帶2 bit，信息比特位置和數(shù)據(jù)單音編號的對應關系如圖1所示。

1.3.2π/4-DQPSK調(diào)制

每一個數(shù)據(jù)單音的相位根據(jù)前一幀的相位進行相移，2 bit可以表示4種不同的狀態(tài)，相移的大小決定了2 bit的數(shù)值。10，00，01，11分別對應與前一幀的相位差為45°，135°，225°，315°。

2實現(xiàn)方案

2.1硬件結構

硬件采用DSP+FPGA的實現(xiàn)方案，DSP具有高度的靈活性用于處理復雜多變的應用場合，F(xiàn)PGA具有實時處理特點用于處理流程相對固定并且速度要求較高的場合，充分利用2種器件的各自優(yōu)勢實現(xiàn)完美的硬件解決方案。在本方案的硬件中FPGA選用XC5VSX95T，DSP選用TMS320C6713，具體方案如圖2所示。

2.2軟件實現(xiàn)

2.2.1 DSP軟件設計

基于DSP[3]軟件的靈活性，Link11數(shù)據(jù)鏈基帶信號的設計用DSP來實現(xiàn)。Link11實際用1 365， 2 250 bps，副載波調(diào)制采用π/4 QDPSK的調(diào)制方式。Link11信息為24 bit的二進制碼，經(jīng)過（30，24）漢明編碼后，變?yōu)?0 bit，增加了6 bit監(jiān)督位，放在24 bit信息位后面。30 bit信息分成15組，每組包含2 bit信息，經(jīng)過副載波調(diào)制后進行疊加形成基帶數(shù)據(jù)的I路和Q路。具體實現(xiàn)如圖3所示。

2.2.2 FPGA軟件設計

Link11數(shù)據(jù)鏈路[4]可在短波和超短波2個波段工作，在UHF/VHF頻段工作時，頻率為任一25 kHz的整數(shù)倍頻率，在HF頻段工作時，頻率為任一100 Hz整數(shù)倍頻率。利用FPGA的速度優(yōu)勢，在FPGA中利用DDS技術來產(chǎn)生HF段內(nèi)的2～30 MHz或者UHF/VHF頻段內(nèi)225～400 MHz。

DSP中產(chǎn)生的Link11數(shù)據(jù)鏈基帶信號通過DSP總線傳送到FPGA[5]，接口選用4個RAM來實現(xiàn)。每個RAM數(shù)據(jù)位為16 bit，深度為4 K，因為在DSP產(chǎn)生的基帶數(shù)據(jù)為32 bit，所以I路和Q路各用2個RAM來實現(xiàn)數(shù)據(jù)的傳送。DSP中產(chǎn)生的基帶數(shù)據(jù)采樣率很低，在調(diào)制前必須經(jīng)過插值，將其采樣頻率提高到與D/A轉(zhuǎn)換器相同，在對和進行調(diào)制，相加后經(jīng)過D/A輸出。具體的方案如圖4所示。

3驗證仿真

為了驗證產(chǎn)生Link11數(shù)據(jù)鏈[6]的正確性，對數(shù)據(jù)進行采集和分析，在5幀前置碼數(shù)據(jù)中，605 Hz是相位連續(xù)的單音信號，且其能量較大，計算得到的多普勒音實際頻率如圖5所示。

利用2 915 Hz音在前置碼數(shù)據(jù)中，各幀的相位變化特性，可以進行幀同步，圖6分別給出了前置碼與2 915 Hz單音進行滑動相關的結果，5個峰值分別對應5幀的起始點。

對15個數(shù)據(jù)幀進行分析，可以得到15個信息承載音的相位變換，如圖7所示。

4結束語

本文針對Link11數(shù)據(jù)鏈的特征，充分利用DSP， FPGA各自的優(yōu)勢，建立了Llink11數(shù)據(jù)鏈仿真的硬件模型。利用DSP軟件的靈活性把復雜的基帶信號用DSP來實現(xiàn)，利用FPGA的速度優(yōu)勢把載波調(diào)制用FPGA來實現(xiàn)，形成對Link11數(shù)據(jù)鏈的完美仿真，同時通過驗證仿真來驗證本文所提出仿真方法的正確性和可靠性。

參考文獻

[1]李有才，王然，李子豐.外軍Link系列數(shù)據(jù)鏈的發(fā)展與工作性能、特點分析[J].電子對抗，2008（2）：8-11.

[2]駱光明，楊斌，邱致和等.數(shù)據(jù)鏈[M].北京：國防工業(yè)出版社， 2008.

[3]代傳堂.基于多DSP的高速通用信號處理平臺的設計與研究：[D].西安：西安電子科技大學，2006：15-16.

[4]翟利超，呂久明.數(shù)據(jù)鏈及其對抗方法研究[J].艦船電子對抗， 2004（6）：26-29.

[5]韓曉娛，劉斌.高速成型濾波器的設計和FPGA實現(xiàn)[J].無線電通信技術，2005，31（增刊）：1-3.

[6]季健忠.戰(zhàn)術數(shù)據(jù)鏈的分析與仿真研究[D].西安：西安電子科技大學，2003.