王娟　張萃珍

摘 要：本文設(shè)計(jì)了一種用于Sigma-Delta調(diào)制器的開關(guān)電容積分器，介紹了開關(guān)電容積分器的結(jié)構(gòu)及其運(yùn)算放大器的電路結(jié)構(gòu)，最后給出了開關(guān)電容積分器的仿真數(shù)據(jù)，以期為相關(guān)學(xué)者的研究提供參考。

關(guān)鍵詞：Sigma-Delta;調(diào)制器;開關(guān)電容積分器

Abstract： In this paper， a switched capacitor integrator for Sigma-Delta modulator was designed. The structure of the switched capacitor integrator and the circuit structure of its operational amplifier were introduced. Finally， the simulation data of the switched capacitor integrator were given in order to provide reference for relevant scholars.

Keywords： Sigma-Delta;modulator;switched capacitor integrator

1 研究背景

開關(guān)電容積分器是Sigma-Delta調(diào)制器的核心部件，而開關(guān)電容積分器的設(shè)計(jì)重點(diǎn)又聚焦在運(yùn)算放大器上?？紤]到在理想狀態(tài)時(shí)，運(yùn)算放大器的增益、帶寬和擺率都能達(dá)到無窮值的極限情況，開關(guān)電容積分器的傳遞函數(shù)用式（1）來進(jìn)行表示。

2 開關(guān)電容積分器的設(shè)計(jì)

能夠?qū)崿F(xiàn)式（1）這個(gè)傳遞函數(shù)的電路結(jié)構(gòu)有多種，本文選擇對(duì)運(yùn)放輸入端寄生電容不敏感的開關(guān)電容積分器結(jié)構(gòu)去實(shí)現(xiàn)這個(gè)傳遞函數(shù)，如圖1所示[1]。

2.1 運(yùn)算放大器設(shè)計(jì)

運(yùn)算放大器的有限直流增益會(huì)影響系統(tǒng)的性能，這是由于開關(guān)電容積分器電荷不完全轉(zhuǎn)移，導(dǎo)致開關(guān)電容積分器的傳遞函數(shù)產(chǎn)生了極點(diǎn)誤差以及增益誤差。有限直流增益所帶來的影響一般可以由式（3）和式（4）來表示。利用這兩個(gè)等式可以建立調(diào)制器行為級(jí)模型，最終得到有限直流增益與系統(tǒng)輸出端信噪比兩者之間的關(guān)系，如圖2所示[2]。從圖2可以看出，系統(tǒng)對(duì)于運(yùn)算放大器的增益要求并不高，大概需要50dB以上就能夠滿足系統(tǒng)所需了。

運(yùn)算放大器的帶寬有限，會(huì)導(dǎo)致開關(guān)分壓器輸出信號(hào)的建立不完整，導(dǎo)致開關(guān)電容積分器傳遞函數(shù)將產(chǎn)生極點(diǎn)誤差及增益誤差，最終導(dǎo)致系統(tǒng)性能受到影響。有限帶寬的影響可由（5）、（6）和（7）來表示。

與之前的分析方法類似，根據(jù)式子（6）和（7），同樣可以建立調(diào)制器的行為級(jí)模型，得到系統(tǒng)輸出端信噪比和運(yùn)放有限帶寬的關(guān)系（這里假設(shè)運(yùn)算放大器增益為80dB），如圖3所示。由圖3可知，增益帶寬積的值在大于[11fs]時(shí)，輸出端信噪比的值基本保持一致，由此可以得到相關(guān)結(jié)論，增益帶寬積的最小值是[12fs]，即0.23MHz。

運(yùn)放的有限擺率會(huì)造成嚴(yán)重的非線性系統(tǒng)，這將直接影響系統(tǒng)性能。確定擺率的方法有兩種：一是讓擺率大于最快的建立速度，即讓擺率SR的值滿足式（8）[3];二是根據(jù)由積分器的輸出擺幅來確定。

2.2 運(yùn)算放大器電路結(jié)構(gòu)

如表1所示[2]，可以基本確定運(yùn)算放大器的指標(biāo)。選取合理結(jié)構(gòu)的運(yùn)算放大器，不僅有利于電路的設(shè)計(jì)，而且也有利于系統(tǒng)性能的提高。本文選取低功耗的單級(jí)折疊共源共柵結(jié)構(gòu)，該結(jié)構(gòu)在增大電路的輸出阻抗獲取高增益的同時(shí)，還可以滿足輸出擺幅要求，并讓輸入輸出共模范圍相對(duì)獨(dú)立[4]，其電路結(jié)構(gòu)如圖4所示。

由于電路的輸入管輸入共模范圍包含零電位，這里選擇噪聲系數(shù)小的PMOS管作為輸入管。由于是全差分結(jié)構(gòu)，上下的PMOS電流源和NMOS電流源可能會(huì)出現(xiàn)不匹配的情況，電路中增加了開關(guān)電容共模反饋電路[5]，電路參數(shù)經(jīng)過線性區(qū)處理使上下電流相等，避免輸出阻抗變小、直流增益減小的情況，保證系統(tǒng)的正常使用。開關(guān)電容共模反饋如圖5所示。

3 開關(guān)電容積分器的仿真數(shù)據(jù)

從之前的討論可知，在實(shí)際設(shè)計(jì)過程中，很多參數(shù)都是相互制衡、此消彼長(zhǎng)的。本論文設(shè)計(jì)的積分器結(jié)構(gòu)如圖6所示。

經(jīng)過仿真可以得到開關(guān)電容積分器的仿真數(shù)據(jù)如表2所示。

參考文獻(xiàn)：

[1]姬厚琛.用于計(jì)量的高精度Delta-Sigma ADC的設(shè)計(jì)[D].哈爾濱：哈爾濱工業(yè)大學(xué)，2014.

[2]龐光藝.用于生物電監(jiān)測(cè)的高精度低功耗Sigma-Delta ADC關(guān)鍵電路設(shè)計(jì)研究[D].西安：西安電子科技大學(xué)，2017.

[3]王哲飛.高精度Sigma-Delta調(diào)制器設(shè)計(jì)[D].哈爾濱：哈爾濱理工大學(xué)，2015.

[4]魏匯贊，薛文，陸錦輝.一款高性能Σ-Δ調(diào)制器的建模與設(shè)計(jì)[J].現(xiàn)代電子技術(shù)，2018（18）：57-61.

[5]徐肯，王紹清，馮勇建.用于Sigma-Delta調(diào)制器的開關(guān)電容積分器的設(shè)計(jì)[J].中國(guó)機(jī)械工程，2005（z1）：238-240.