余成波，張 林，龍 曦

(重慶理工大學 輸變電技術研究所， 重慶 400050)

磁耦合無線電能傳輸技術(MCR-WPT)經(jīng)過不斷發(fā)展，取得了一定的進步，但其在工業(yè)領域和實際生活中的應用并不常見，許多問題還亟待解決[1-2]。在電能傳輸過程中，受外界障礙物(如導磁性物體)、接受端負載以及電路工作溫度等各方面的影響，收發(fā)勵磁線圈的電感量發(fā)生變化，從而導致諧振頻率的變化，即失諧機理[3]。傳輸效率的急劇下降造成了電能浪費。

目前，針對失諧問題的解決方法主要集中在自適應阻抗匹配和頻率跟蹤兩方面[4-5]。自適應阻抗匹配通過動態(tài)調節(jié)阻抗值，保證系統(tǒng)的諧振狀態(tài)，但參數(shù)的改變會同時導致系統(tǒng)其他參數(shù)的變化，在實際工程應用中可操作性不強[6]。頻率跟蹤采用頻率補償方式動態(tài)調節(jié)系統(tǒng)的開關頻率，但傳統(tǒng)的頻率跟蹤方法存在高頻切換開關損耗大、過零檢測信號畸變、相位延遲等問題[7-8]。

針對上述缺陷，本文設計了一種基于FPGA實現(xiàn)的數(shù)字鎖相環(huán)(PLL)頻率跟蹤MCR-WPT裝置，采用雙E類逆變在軟開關狀態(tài)下提供高頻逆變電源，降低了開關管損耗。FPGA對采樣信號的快速處理和對數(shù)字環(huán)路濾波器K值的靈活選擇，使PLL電路的捕捉時間短，同步誤差小，抗干擾能力強。根據(jù)數(shù)字PLL的電路要求，采用Verilog HDL語言自頂向下的設計思路分別設計了頂層文件、鑒相器、環(huán)路濾波器、數(shù)控振蕩器以及可控分頻器。最后，通過Quartus II 13.1對電路進行仿真及驗證。

1 MCR-WPT鎖相環(huán)電路原理分析

數(shù)字鎖相環(huán)作為閉環(huán)控制系統(tǒng)，是負反饋控制系統(tǒng)，由基本的鑒相器(PD)、環(huán)路濾波器(LF)、數(shù)控振蕩器(NCO)組成，如圖1所示。

圖1中：θ1(t)、θ2(t)分別為輸入、輸出信號的瞬時相位；Ud(t)為θ1(t)-θ2(t)的差值電壓信號函數(shù)，Uc(t)為Ud(t)經(jīng)過環(huán)路濾波器后的電壓信號。應用在MCR-WPT的工作原理為：利用互感器采集發(fā)射諧振線圈的電流信號，將放大整形后得到的電壓信號U1(t)作為鎖相環(huán)的輸入。壓控振蕩器的輸出信號U2(t)一方面驅動雙E類逆變電路工作；一方面作為反饋信號與U1(t)進行瞬時相位比較，得到二者的相位差信號Ud(t)。經(jīng)過低通濾波得到平滑的控制信號Uc(t)，Uc(t)控制壓控振蕩器輸出信號U2(t)，最后使U1(t)、U2(t)兩個信號同頻同相，從而維持發(fā)射回路的諧振狀態(tài)。MCR-WPT鎖相環(huán)頻率跟蹤電路結構如圖2所示。

圖1 鎖相環(huán)路的閉環(huán)控制系統(tǒng)

圖2 MCR-WPT鎖相環(huán)頻率跟蹤電路結構

2 二階數(shù)字鎖相環(huán)設計

2.1 鑒相器的數(shù)字化模型

鑒相器作為相位比較裝置，用來檢測輸入信號相位θ1(t)和反饋信號θ2(t)之間的相位差θ(t)，輸出信號Ud(t)為相差θ(t)的函數(shù)。當輸出信號電壓值變化時，其相差也發(fā)生相應的變化。這種變化在具有線性特性的情況下，設計較為簡單，常用的鑒相器特性曲線有正弦形特性、三角形特性、鋸齒形特性等。由于采集的電流信號為正弦函數(shù)，因此采用正弦形特性的鑒相器。工程上常用乘法器與低通濾波器的串接作為模型[9]，如圖3(a)所示。設乘法器的系數(shù)為Km，輸入信號Ui(t)為

Ui(t)=Uisin[ω0+θ1(t)]

(1)

式中：ω0為壓控振蕩器的固有頻率；θ1(t)為輸入信號的瞬時相位。反饋輸出信號U0(t)為

Uo(t)=Uosin[ω0+θ2(t)]

(2)

式中：θ2(t) 為輸出信號的瞬時相位。輸入信號和輸出信號相乘后，經(jīng)過低通濾波器濾除2ω的高頻成分，得到輸出電壓Ud(t)。

Ud(t)=0.5KmUiUocos[θ1(t)-θ2(t)]

(3)

正弦鑒相器的特性曲線如圖3(b)所示。將其近似為線性曲線，則在(-π/2,π/2)內近似為斜率為Ud的直線，在(π/2,3π/2)內近似為斜率為-Ud的直線。因此，當相位誤差滿足-π/2 <θ(t)<π/2時，式(2)可近似為

Ud(t)≈Vdθ(t)=Kdθ(t)

(4)

式中：Kd= 0.5KmUiUo，為鑒相器的鑒相增益。串接的低通濾波器采用FIR實現(xiàn)，過渡帶設計為200～600 Hz，采樣頻率為8 kHz(大于輸入信號頻率的兩倍即可)，通帶紋波為0.03 dB、阻帶紋波為0.05 dB，采用firpm和fir1函數(shù)分別設計最優(yōu)濾波器和窗函數(shù)濾波器。3種FIR濾波器的設計如圖4所示。

圖3 正弦鑒相器

圖4 3種FIR濾波器的設計

不考慮低通濾波器的作用，對鑒相器做近似線性化處理，相當于增益為Kd的線性增益模塊：

Kd=0.5KmUiUo

(5)

2.2 環(huán)路濾波器的數(shù)字化模型

對于任何頻率的信號，鑒相器的響應都是乘以1個增益常數(shù)Kd，其相位響應為0，而壓控振蕩器在整個電路中產生固定的90°相移。因此，整個鎖相環(huán)的穩(wěn)定性取決于環(huán)路濾波器的特性。環(huán)路濾波器在PLL電路中不僅可以濾除誤差電壓Ud(t)中的高頻成分和噪聲，還控制著環(huán)路相位校正的速度與精度，保證環(huán)路所要求的性能，增加系統(tǒng)的穩(wěn)定性。

傳統(tǒng)的RC濾波器具有相位滯后的特點，不利于提高環(huán)路的相位裕度，且無法在輸入信號和本地振蕩頻率有頻差的情況下達到穩(wěn)態(tài)相差為0。相比之下，采用有源比例積分濾波器作為環(huán)路濾波電路則具有良好的穩(wěn)定性，在存在頻差的情況下，穩(wěn)態(tài)相差可達0，有源比例積分電路如圖5所示。

圖5 有源比例積分電路

利用虛斷、虛短計算出濾波電路的傳輸函數(shù)：

F(s)= -A· (1 +sτ2)/1 +sτ1

(6)

式中：τ1=(R1+AR1+R2)C；τ2=R2C；A為運算放大器無反饋時的電壓增益。若運算放大器增益A足夠大，則式(6)可以近似為

F(s)=-(1+sτ2)/sR1C

(7)

由式(7)可知：分子中只有1個時間積分因子，因此會引起90°的相位滯后，但分母的積分因子會引起相位超前。隨著頻率的增加，相位超前越多，越接近90°。令τ1=R1C，利用Matlab繪制不同時間積分下有源比例積分器的伯德圖，如圖6所示。由圖6可知：在零頻附近相位滯后為90°，相位的滯后量隨著頻率的增加逐漸減小。將式(7)模擬系統(tǒng)轉換為數(shù)字系統(tǒng)，數(shù)字化函數(shù)為

(8)

式中：T為采樣周期；τ1、τ2為時間積分常數(shù)，C1=(2τ2+T)/2τ1，C1=T/τ1。對式(8)進行數(shù)字化結構設計，環(huán)路濾波器Z域結構如圖7所示。

圖6 有源比例積分伯德圖

圖7 環(huán)路濾波器Z域結構

根據(jù)采用周期T、時間積分常數(shù)τ1、τ2可以得到C1、C2的數(shù)值。根據(jù)圖7數(shù)字化結構，采用Verilog HDL語言設計數(shù)字電路，可得到2階環(huán)路濾波器RTL原理圖，如圖8所示。

圖8 2階環(huán)路濾波器RTL原理圖

2.3 數(shù)控振蕩器的數(shù)字化模型

振蕩器是一個電壓與頻率的轉換裝置。壓控振蕩器(VCO)與數(shù)控振蕩器(NCO)的作用基本相同，壓控振蕩器通過電壓控制振蕩器的角頻率輸出，其輸出信號角頻率與輸入信號電壓值之間的關系為

ωc(t)=ω0+Κ0Uc(t)

(9)

式中：ω0為壓控振蕩器的固有頻率；K0為控制靈敏度，其控制特性如圖9所示。由鑒相器特性可知：當VCO輸入電壓為0時，振蕩角頻率為ω0；在線性控制區(qū)域內，控制靈敏度K0越大，則線性曲線斜率越大。由鑒相器輸入特性可知：振蕩器的輸出信號為瞬時相位形式，對式(9)兩邊同時積分，得到輸出信號的瞬時相位

(10)

由式(10)可知：瞬時相位值θ2(t)將ω0t作為基準值，1/P作為積分因子，VCO的輸出信號和式(2)一致。

圖9 壓控振蕩器的控制特性

數(shù)字域中，數(shù)控振蕩器通過產生正交的正余弦樣本構成幅度-相位的轉換電路。在系統(tǒng)時鐘的控制下，由相位累加器對輸入頻率字不斷累加，得到以該頻率字為步長的數(shù)字相位，再通過相位模塊進行初始相位偏移，得到輸出的相位。NCO輸出信號頻率與輸入電壓值之間的關系為

ω(n)=2πf0+2π0Uc(n)fclk/2Bnco

(11)

式中：fclk為時鐘驅動頻率；Bnco為相位字寬，是NCO的頻率控制的自然數(shù)，控制靈敏度K0=fclk/ 2BncoHz/V。對式(11)進行Z變換，得到NCO的數(shù)字模型：

(12)

式中K0′=K0Tclk。至此，獲得了數(shù)字鎖相環(huán)的鑒相器、環(huán)路濾波器和數(shù)控振蕩器的數(shù)字化模型。

3 二階數(shù)字鎖相環(huán)的仿真與實驗

各個環(huán)節(jié)的設計完成之后，將輸入信號、輸出信號以及各環(huán)節(jié)組成部分進行相應的變換，得到鎖相環(huán)Z域模型，如圖10所示。

圖10 鎖相環(huán)的Z域相位模型

由圖10可知：輸入相位θ1(z)和輸出響應相位θ2(z)的閉環(huán)傳遞函數(shù)為

(13)

將式(2)、(8)和(12)代入式(13)可得數(shù)字2階鎖相環(huán)的系統(tǒng)函數(shù)

(14)

式中：Kz=KdK0′，Kz稱為數(shù)字鎖相環(huán)的增益，其大小直接影響環(huán)路的穩(wěn)態(tài)差異、捕獲寬帶等重要性能。至此，總結數(shù)字鎖相環(huán)的設計步驟如下：

步驟1根據(jù)設計要求，確定相位增益Kz、系統(tǒng)采樣頻率fs、環(huán)路阻尼系數(shù)ζ和固有振蕩頻率ωn。

步驟2計算C1、C2。

在Quartus中設置IP核參數(shù)(鑒相器、數(shù)控振蕩器)和環(huán)路濾波器的Verilog HDL設計參數(shù)，PLL數(shù)字電路參數(shù)設計如表1示。

表1 PLL數(shù)字電路參數(shù)設計

經(jīng)過綜合編譯Verilog HDL代碼后，啟動ModelSim仿真工作。在wave窗口從上到下依次添加輸出信號波形、輸入信號波形以及鑒相器兩路波形信號，仿真波形如圖11所示。

圖11 二階鎖相環(huán)ModeSim仿真波形

觀察電路仿真至穩(wěn)態(tài)時波形末端的局部放大圖可以判斷是否完成相位的鎖相。其中，圖11(a)、(d)完成相位鎖定，圖11(b)、(c)相位失鎖。對比圖11(a)、(b)可知：增益K一定時，初始頻差越小，鎖相速度越快；圖11(a)、(c)中，初始頻差一定時，增益越大，鎖相速度越快。由圖11(d)可知：環(huán)路能正常鎖定，發(fā)射線圈中的電流和電壓信號同相位。綜合對比分析可知：

1) 環(huán)路能否成功鎖定跟蹤，與環(huán)路增益大小、電流和電壓信號初始頻差有關。

2) 環(huán)路參數(shù)確定后，環(huán)路最大增益確定。當環(huán)路增益大于該值，環(huán)路失鎖。初始頻差相同的情況下，環(huán)路增益越小，捕獲時間越長。

3) 無論環(huán)路是否存在初始頻差，當環(huán)路鎖定后，其穩(wěn)態(tài)相差基本為0。

FPGA管腳分配后，將數(shù)字電路下載至開發(fā)版，搭建線電能傳輸裝置，如圖12所示。測試在有無數(shù)字PLL控制下MCR-WPT電路的傳輸效率和傳輸功率，實驗結果如圖13、14所示。

圖12 頻率跟蹤磁耦合無線電能傳輸裝置

在傳輸距離為10 cm時，數(shù)字PLL控制的電路傳輸效率提高了30%，功率提高了50 W。采用數(shù)字PLL跟蹤控制電路諧振頻率保證了發(fā)射電路和接受電路處于具有較高的耦合系數(shù)和強耦合的工作狀態(tài)，因此傳輸效率得到了提高。同時，電路的諧振狀態(tài)也保證了電路處于純電阻狀態(tài)，電路總阻抗減少，因此負載輸出功率得到了提高，電路整體性能增強。

圖13 不同傳輸距離下的傳輸效率

圖14 不同傳輸距離下的傳輸功率

4 結術語

通過數(shù)字PLL電路仿真和實驗結果可知：數(shù)字PLL環(huán)路能實現(xiàn)無線電能傳輸電路中諧振頻率的跟蹤控制，從而提高系統(tǒng)的傳輸效率和功率。環(huán)路的增益、帶寬決定了環(huán)路能否實現(xiàn)頻率跟蹤。數(shù)字PLL電路能有效地解決諧振頻率漂移問題，為無線電能傳輸系統(tǒng)效率的提高提供了一定的參考。