(1.許昌學院電氣信息工程學院， 河南許昌 461000；2.許昌供電公司電力通信中心， 河南許昌 461000)

0 引言

壓控振蕩器(VCO)是無線通信射頻系統(tǒng)中必不可少的組成模塊[1-3]。由于射頻系統(tǒng)中的載頻信號由VCO產生，所以VCO的性能直接影響到整個射頻系統(tǒng)性能的優(yōu)劣，隨著無線通信系統(tǒng)的快速發(fā)展，射頻集成芯片的功耗越來越低，成為目前研究的熱點[4-6]，并且亦有多個文獻在努力改善CMOS VCO的功耗和相位噪聲[7-10]。

為了降低VCO的功耗，目前采用最廣泛的方法就是降低VCO的供電電壓，然而，為了兼顧射頻系統(tǒng)級的供電電壓VDD，還需要一個額外的調制器電路產生VDD,VCO，為VCO供電。相應地，為了降低射頻系統(tǒng)的整體功耗，也應該使得調制器的功耗降到最低。然而，直流-直流變換器結構式調制器的擺幅噪聲惡化了VCO的相位噪聲，并且內部的電感極大增加了系統(tǒng)芯片的尺寸，增加了流片成本。如果調制器采用低壓差電路結構的話，雖然不需要電感，并且擺幅噪聲也不會對VCO的相位噪聲造成太大影響，但是相比較于直流-直流變換器而言，消耗的功耗更大。

因而，為了降低射頻系統(tǒng)的整體功耗，需要重新考慮VCO的供電電壓，在本文中，提出了一種全新的共源共柵交叉耦合結構的CMOS VCO。為了使得調制器的功耗最小化，增加了VCO的供電電壓VDD,VCO，雖然增加了VDD,VCO，但是相比較于典型的VCO，取得了更高的輸出功率。為了驗證所提出的VCO結構的有效性，設計并流片實現了一款2.4 GHz的VCO。

1 典型的交叉耦合式VCO

交叉耦合式VCO具有低功耗、低相位噪聲的優(yōu)點，得到了業(yè)界廣泛的應用，而且交叉耦合式VCO差分工作的模式也利于驅動下級電路模塊，抑制奇次諧波分量，降低增益退化現象產生的概率。

圖1所示即為一種典型的交叉耦合式VCO的簡單結構圖，如圖所示，VCO的振蕩頻率主要由LC諧振回路的電感和電容值決定，為了實現電路的振蕩狀態(tài)，一個晶體管的柵極與另一個晶體管的漏極交叉耦合連接。通常而言，為了降低VCO所消耗的功耗，研究者們經常降低VCO的供電電壓VDD,VCO，此時，雖然晶體管漏極的峰值電壓可能會高于VDD,VCO，但不會引起可靠性問題。

圖1 典型的交叉耦合式VCO

雖然，VDD,VCO的降低緩和了電路的可靠性問題，減小了VCO電路本身的功耗消耗，但是考慮到整個射頻系統(tǒng)中時，并不會降低射頻系統(tǒng)的整體功耗。假設調制器采用低壓差電路結構，并且調制器和VCO的偏置電流大小相等，都為IDD,VCO，則VCO和低壓差電路的可分別表示為

PDD,VCO=VDD,VCOIDD,VCO

(1)

PDD,L=(VDD-VDD,VCO)·IDD,VCO

(2)

式中，PDD,VCO和PDD,L分別代表的是VCO和調制器的功耗，將這兩個功耗相加，得到VCO和低壓差電路的總功耗PDD為

PDD=PDD,VCO+PDD,L=VDD·IDD,VCO

(3)

如式(3)所示，為了改善總功耗，需要降低偏置電流IDD,VCO，而不是降低供電電壓VDD,VCO。

2 提出的共源共柵交叉耦合式VCO

在本文中，設計了一種新穎的VCO，其供電電壓略高于移動通信系統(tǒng)中的VCO電路的供電電壓，鑒于VCO連接下級電路模塊(例如頻率分頻器或者混頻器)，因此VCO需要驅動較大的負載電容。為了使下級電路模塊的性能最優(yōu)化，需要改善VCO的輸出功率。因此，設計一款具有較高輸出功率的CMOS VCO。

圖2所示為應用了共源共柵結構的VCO電路，借助于共源共柵結構，雖然VDD,VCO的增加不會引起與晶體管漏源級間擊穿相關的可靠性問題，但是共源晶體管的柵極可能面臨著過大的電壓，導致柵源級間和柵漏級間的擊穿問題。

圖2 共源共柵VCO電路

為了解決與共源晶體管柵極相關的可靠性問題，提出了一種全新的共源共柵式結構，該結構中，共源晶體管的柵極與共柵晶體管的源級相連，如圖3所示，圖中包含有提出的共源共柵式VCO電路核心部分、緩沖級以及電流源電路。核心部分由LC諧振回路、共源共柵結構和偏置電流源電路組成。兩個變容二極管、兩個電容和兩個電感組成差分LC諧振回路，共源共柵結構部分用于補償諧振回路的損耗以滿足電路的起振條件?？紤]到共柵晶體管的漏端電壓分為共柵晶體管和共源晶體管的漏源級間電壓，而且，由于共柵晶體管的源端和漏端電壓彼此相等，將共源晶體管的柵極和共柵晶體管的漏極相連就不會破壞電路的振蕩狀態(tài)。因而，盡管增大了VDD,VCO，提出的共源共柵式VCO也不會出現可靠性問題。

圖3 提出的VCO電路

為了驗證本文提出電路理論的合理性，采用90 nm RF CMOS工藝對本文提出的電路進行設計，利用Cadence軟件對其進行仿真。本文為了在合理的功耗消耗下實現較高的輸出功率，核心電路部分的晶體管采用相對較小的尺寸，而在緩沖級部分晶體管采用相對較大的尺寸，如此，既可以通過調大輸出緩沖級偏置電流的大小實現高輸出功率，又可通過降低核心電路偏置電流來抑制功耗的過快增加。

圖4 振蕩頻率和輸出功率的仿真結果

通過軟件仿真，圖4給出了振蕩頻率和輸出功率的仿真結果，由仿真可見，振蕩頻率為2.36～2.88 GHz，振蕩頻率隨著調諧電壓發(fā)生平緩的變化，并沒有出現突變的情況，另外輸出功率為3.54～8.11 dBm，也取得了較高的數值。為了檢驗電路輸出信號的頻譜純度，圖5給出了相位噪聲的仿真結果，在調諧電壓發(fā)生變化時，相位噪聲在整個振蕩頻率范圍內，取得了-135.6 dBc/Hz@1 MHz的最優(yōu)值，平均值約為-133.2 dBc/Hz@1 MHz。

圖5 相位噪聲仿真結果

3 測試結果與分析

圖6 VCO芯片照片

圖7 振蕩頻率測試結果

圖9 輸出功率測試結果

圖6給出了本文所設計的VCO芯片照片，該VCO采用90 nm RF CMOS工藝實現，芯片大小為0.35 mm2，該VCO的供電電壓為2 V，測試得到的VCO核心電流大小5.5 mA，VCO整體電路所消耗的電流為15.3 mA。圖7給出了振蕩頻率隨著調諧電壓的變化情況，振蕩頻率范圍為2.21～2.73 GHz，測試得到的調諧范圍約為21.1%，與仿真結果相比，測試數值略有下降，主要原因可能是由于器件射頻模型不夠精確造成的。在2.43 GHz處測試得到的相位噪聲結果如圖8所示，由圖可見，VCO的相位噪聲為-129.2 dBc/Hz@1 MHz，與仿真結果相差無幾，這主要得益于所采用的器件噪聲模型是基于最先進的噪聲理論模型所建立的，因而取得了足夠高的精確度。圖9給出了VCO輸出功率的測試結果，由圖可見，VCO在2.73 GHz操作頻率時取得了最大的輸出功率，為9.58 dBm，與仿真結果也相差不大。在整個振蕩頻率范圍內，輸出功率平均值約為7.1 dBm。

VCO的重要參數指標包含有振蕩頻率fosc、偏移頻率Δf處的相位噪聲PN、輸出功率Pout、功耗PVCO、調諧范圍TR、調諧電壓的變化量ΔVtune。為了衡量VCO的總體性能，目前已有多個品質因數計算方法。

式(4)所示即為目前采用最為廣泛的品質因數FOM計算方法[2-3]，但是并沒有將調諧范圍TR考慮在內，即使一些系統(tǒng)實際只要求窄帶VCO即可，但是由于寄生效應的存在，可能導致振蕩頻率發(fā)生偏移，因此VCO仍需要一個相對較寬的TR。另外式(4)也沒有將Pout考慮在內，雖然可以假設已經將Pout考慮進相位噪聲當中，但是相位噪聲主要取決于諧振回路的輸出電壓擺幅，當電壓擺幅增大時，如果設計輸出緩沖器性能較差的話，輸出功率仍可能很小。最后，ΔVtune是VCO另一個重要的性能參數，因為ΔVtune與TR直接相關，TR隨著ΔVtune增大而增大，變小而變小。考慮到以上因素，文獻[11]給出了如式(5)所示的品質因數FOMTVP計算方法。

(4)

表1展示了本文所設計的VCO與以往文獻所報道的VCO比較結果[3, 12-14]，其中給出了品質因數FOMTVP的計算結果。由表可見，本文所設計的VCO取得了最高的輸出功率，相對較低的FOMTVP，綜合性能指標較優(yōu)。

表1 VCO比較結果

4 結束語

本文提出了一種共源共柵式CMOS VCO結構，以改善射頻系統(tǒng)的整體功耗。該VCO的核心電路部分采用一種共源共柵晶體管結構，此結構可以施加較高的電壓，并且不會引起與晶體管漏極相關的擊穿問題。為了減輕與晶體管柵源級間和柵漏級間相關的擊穿問題，將共源晶體管的柵極與共柵晶體管的源級相連。采用所提出的VCO核心電路，在沒有引起晶體管可靠性問題的情況下，成功提高了VCO供電電壓。而且，借助于VCO電壓的提高，提高了VCO的輸出功率，以更好地驅動下級電路模塊。為了驗證所提出VCO的實用性和有效性，基于90 nm RF CMOS工藝流片實現了一款2.4 GHz的VCO，該VCO在2.0 V電壓供電下，取得了較高的輸出功率。