單月忠，方超，馮成彬

紹興第二醫(yī)院醫(yī)學(xué)工程科 （浙江紹興 312000）

隨著現(xiàn)代醫(yī)療技術(shù)的快速發(fā)展，大型醫(yī)療設(shè)備對工作頻段的性能要求越來越高，但是目前醫(yī)院的無線噪聲越來越大，醫(yī)療設(shè)備有可能長期工作于低性能的頻段，對患者的監(jiān)護存在巨大的隱患。遙測監(jiān)護儀作為監(jiān)護患者的重要醫(yī)療設(shè)備，其在工作頻段的正常工作對患者的監(jiān)護非常重要。

分析遙測監(jiān)護儀目前的工作頻率，發(fā)現(xiàn)為200～600 MHz，但隨著通信技術(shù)的快速發(fā)展，頻段資源越來越緊張，需要設(shè)計人員開發(fā)出一套具有寬頻帶、高性能、可調(diào)節(jié)配置的寬頻帶遙測監(jiān)護儀。

遙測監(jiān)護儀最重要的組成部分為收發(fā)電路，傳統(tǒng)的收發(fā)電路采用超外差式電路構(gòu)成無線收發(fā)機，但其電路結(jié)構(gòu)復(fù)雜且主要由直插式芯片和簡單電容電阻組成，并嘗試通過調(diào)節(jié)阻值或容值以產(chǎn)生穩(wěn)定的輸出信號，由此調(diào)制和解調(diào)后的輸出信號往往噪聲較大，傳輸距離也較短，無法滿足飛速發(fā)展的醫(yī)療設(shè)備要求。直接上變頻和直接下變頻技術(shù)具有低復(fù)雜性和高靈活性等特點，該技術(shù)能夠極大地減小發(fā)射機和接收機自身所帶來的噪聲[1-3]。因此，我們采用直接上變頻和直接下變頻技術(shù)研究多頻段遙測監(jiān)護儀的收發(fā)電路。

1 整體設(shè)計框架及各模塊設(shè)計

1.1 鎖相倍頻電路設(shè)計

鎖相倍頻器電路采用集成的鎖相頻率合成技術(shù)進行設(shè)計，其內(nèi)部核心主要為鎖相環(huán)，包含相位檢測器、環(huán)路濾波器和壓控振蕩器[4]，工作基本原理見圖1。

圖1 鎖相環(huán)基本原理

目前已具有鎖相倍頻器集成芯片。本設(shè)計采用ADF4351芯片進行設(shè)計，該芯片內(nèi)部集成鎖相環(huán)電路，且內(nèi)部集成的壓控振蕩器具有低相位噪聲特性，工作電壓3.3 V，頻率輸出2.2～4.4 GHz，通過芯片內(nèi)部可編程的集成分?jǐn)?shù)和整數(shù)頻率合成器，可輸出35 MHz至4.4 GHz的寬頻帶頻率源[5-6]。這些特性是實現(xiàn)多頻段電路的理想選擇。

所設(shè)計的輸入輸出電路見圖2，ADF4351輸入模擬心跳頻率REFin為30.72 MHz，同時其接收3個控制信號DATA、CLK、LE改變輸出頻率，模擬心跳頻率通過芯片后輸出一對本振信號源LO_P、LO_N。

圖2 輸入輸出電路

以輸出915 MHz頻率為例，在芯片輸出管腳LO_P或LO_N進行模擬頻率測試，得到輸出信號頻譜（圖3）。輸入的模擬心跳頻率30.72 MHz，經(jīng)過芯片后所得到的信號功率約為-5 dBm，具有高性能、高穩(wěn)定性等特點，達到設(shè)計要求。

圖3 輸出915 MHz頻率信號頻譜

1.2 接收電路設(shè)計框架

基于直接下變頻技術(shù)的優(yōu)點，接收電路框架采用該技術(shù)進行設(shè)計，見圖4。過程如下：首先，計算機通過數(shù)據(jù)指令控制單片機，將所需要的頻率和衰減量通過指令傳輸給芯片內(nèi)部寄存器，然后控制DDS模塊輸出30.72 MHz的模擬心跳頻率，該模擬心跳頻率通過鎖相倍頻后，將頻率值輸送給ADL5380下變頻芯片，該頻率值用于充當(dāng)本振信號源，同時射頻信號通過巴倫，以單端信號的形式輸入，最終解調(diào)后的I、Q兩路信號通過數(shù)字衰減芯片HMC624LP4和低噪放芯片BL051后，得到所需的基帶信號。

圖4 接收電路結(jié)構(gòu)

搭建的接收電路見圖5。LO_P、LO_N為輸入的本振信號，RFIP、RFIN為輸入的射頻信號，OUT_I、OUT_Q為解調(diào)后的輸出基帶信號。

圖5 ADL5380外圍電路

1.3 發(fā)射電路設(shè)計框架

同樣的，基于直接上變頻技術(shù)的優(yōu)點，發(fā)射電路框架采用該技術(shù)進行設(shè)計，見圖6。過程如下：與接收電路類似，由鎖相倍頻芯片生成的頻率值充當(dāng)射頻信號，該頻率輸入ADL5385上變頻芯片，同時基帶信號通過巴倫，以差分信號的形式輸入，最終調(diào)制后的信號功率通過控制后輸出。

圖6 發(fā)射電路結(jié)構(gòu)

搭建的發(fā)射電路見圖7。LO_P、LO_N為輸入的射頻信號，IN_Q、IN_I為輸入的基帶信號， 為調(diào)制后的輸出射頻信號。

圖7 ADL5385外圍電路

1.4 功率控制電路設(shè)計

由于設(shè)計的電路是多頻段收發(fā)電路，在ADF4351芯片輸出差分信號頻率后，首先應(yīng)將其變?yōu)閱味诵盘栴l率，然后再將其輸入衰減器和低噪放電路，以實現(xiàn)對輸出功率的可調(diào)。

數(shù)字衰減器采用HITTITE公司的HMC624LP4，其是一款GaAs單片微波集成芯片，工作頻率為0～6 GHz，最大可衰減功率值可達31.5 dB，通過對其串行時鐘、串行數(shù)據(jù)、使能的數(shù)據(jù)傳輸控制，即可得到所需輸出頻率的功率值，且在0～3 GHz工作時的插入損耗僅為1.8 dB，具有損耗小等特點，非常適合本電路的設(shè)計[7]。電路設(shè)計時HMC624LP4芯片6腳ATTIN是需要衰減的輸入信號，13腳ATTOUT是衰減完成后所輸出的信號，芯片內(nèi)部輸入和輸出引腳的內(nèi)部電阻也已匹配至50 Ω，減少了高頻信號的衰減，外部信號只需經(jīng)過直流耦合后，即可直接進入該芯片進行功率的衰減。低噪聲放大器采用BeRex公司的BL051，該款芯片工作電壓為5 V，可在5～4 400 MHz寬頻帶內(nèi)工作，其在900 MHz和1.9 GHz頻段工作時的增益分別有19 dB和14 dB，符合本設(shè)計的要求[8-9]。

芯片輸出信號的外圍匹配電路見圖8。

圖8 外圍匹配電路

2 硬件電路設(shè)計及實現(xiàn)

PCB版圖的繪制采用4層板進行設(shè)計，最終版圖見圖9。完成后，對電路板進行調(diào)試焊接，在焊接中，均采用SMT封裝，有助于降低這些元件在高頻信號下所產(chǎn)生的寄生電阻、電容、電感，提高輸出信號頻率的質(zhì)量，同時為了減少數(shù)字部分與模擬部分電路的相互影響，對電源層和地層也進行了分段處理，調(diào)試焊接后得到的多頻段收發(fā)電路板見圖10。

3 性能測試

設(shè)計完成電路板后，進行性能測試。首先進行接收電路性能測試，以鎖相倍頻芯片輸出915 MHz為例，設(shè)置數(shù)字衰減器衰減量為8 dB，模擬心跳頻率由DDS模塊產(chǎn)生，射頻信號905 MHz由信號發(fā)生器產(chǎn)生，解調(diào)后信號輸入頻率儀進行觀察，測得解調(diào)后的基帶信號頻譜（圖11）。輸出的基帶信號10 MHz的功率達到-10 dBm左右，性能穩(wěn)定，達到設(shè)計的要求。

圖9 PCB版圖

圖10 電路板實物

圖11 解調(diào)輸出頻譜

然后進行發(fā)射電路性能測試，同樣以鎖相倍頻芯片輸出915 MHz為例，基帶信號10 MHz由信號發(fā)生器產(chǎn)生，調(diào)制后生成的發(fā)射信號頻譜見圖12。輸出的射頻信號功率達到0 dBm以上，性能穩(wěn)定，達到預(yù)期設(shè)計要求。

圖12 調(diào)制輸出頻譜

4 結(jié)論

我們介紹了利用ADF4351、ADL5380、ADL5385、HMC624LP4、BL051和DDS模塊，采用直接上變頻和直接下變頻方法實現(xiàn)了多頻段收發(fā)電路。文中給出了電路設(shè)計的搭建過程和相關(guān)芯片的外圍電路，通過調(diào)試和性能優(yōu)化，實現(xiàn)了一個結(jié)構(gòu)簡單、性能高效的收發(fā)電路板，該電路板通過調(diào)節(jié)頻段和功率，能夠改變通信距離和識別距離。本設(shè)計實現(xiàn)的多頻段收發(fā)電路板，對今后多頻段遙測監(jiān)護儀的實現(xiàn)具有重要價值。