亚洲免费av电影一区二区三区,日韩爱爱视频,51精品视频一区二区三区,91视频爱爱,日韩欧美在线播放视频,中文字幕少妇AV,亚洲电影中文字幕,久久久久亚洲av成人网址,久久综合视频网站,国产在线不卡免费播放

        ?

        基于V93000的現(xiàn)場可編程門陣列測試時間優(yōu)化方法

        2019-02-22 05:04:04肖艷梅解維坤
        測試技術(shù)學(xué)報 2019年1期
        關(guān)鍵詞:電平向量芯片

        肖艷梅,陸 鋒,解維坤

        (1. 江南大學(xué) 物聯(lián)網(wǎng)工程學(xué)院,江蘇 無錫 214122;2. 中國電子科技集團(tuán)公司第五十八研究所,江蘇 無錫 214035)

        0 引 言

        現(xiàn)場可編程門陣列(FPGA)已成為當(dāng)前電子系統(tǒng)中廣泛使用的數(shù)字芯片之一,其質(zhì)量及可靠性要求越來越高,使得對FPGA的測試需求越來越大. 隨著FPGA規(guī)模發(fā)展到千萬門級甚至是億萬門級,配置向量越來越大,測試數(shù)據(jù)量將非常龐大,這不僅對測試儀的傳輸帶寬、存儲深度、頻率提出了更高的要求,而且也大大增加了測試時間.

        目前的研究大多從測試壓縮的角度出發(fā),通過減少測試數(shù)據(jù)量來減少測試時間,提高測試效率. 如文獻(xiàn)[1]~[3]介紹了測試激勵和測試響應(yīng)壓縮編碼算法[1-3]等,這些測試壓縮方法都需要在待測芯片內(nèi)部增加解壓縮電路; 文獻(xiàn)[4]提出FPGA多幀寫位流壓縮方法,不需要在芯片內(nèi)部增加解壓縮電路[4],達(dá)到了很好的壓縮效果,但是應(yīng)用到更大規(guī)模的FPGA芯片測試中,測試時間仍舊是可觀的.

        本文從配置時間開銷的角度出發(fā),提出基于V93000 SoC測試系統(tǒng)的4X配置方式與FPGA多幀寫位流壓縮相結(jié)合的方法,對FPGA編程下載時間進(jìn)行優(yōu)化,提高在系統(tǒng)配置速度,從而降低測試成本.

        1 FPGA配置模式及配置流程

        1.1 FPGA配置模式選擇

        基于自動測試設(shè)備(Automatic test equipment,ATE)對FPGA進(jìn)行測試時,加載測試配置時間往往是加測試向量時間的數(shù)百倍,因而對配置模式的選擇尤其重要. 如表 1 所示:FPGA配置模式主要分為主串、從串、主并、從并模式和邊界掃描模式. 本文選擇從并配置模式進(jìn)行FPGA配置,這是因為從模式的時鐘CCLK可同時從外部提供,對下載時序的要求比主模式簡單得多,而且并行模式可以使用D0~D31數(shù)據(jù)位并行下載,節(jié)省時間.

        表 1 FPGA配置模式

        1.2 FPGA配置流程

        FPGA的配置是加載設(shè)計規(guī)定的編程數(shù)據(jù)到一個或多個器件的運行過程,以定義器件內(nèi)部功能塊與其互連的功能[5]. FPGA配置過程主要有4個步驟:清除配置存儲器、初始化、配置及啟動[6],配置流程如圖 1 所示.

        圖 1 FPGA配置流程Fig.1 The configuration flow of FPGA

        2 基于V93000的4X配置方式與測試實現(xiàn)

        2.1 4X配置方式

        V93000是定位于測試高速、高精度SoC芯片的測試平臺,每根通道都有自己獨立的向量存儲、施加和測量單元[7]. V93000的測試信號是由測試時序和測試向量合成的[8],其中測試時序定義了被測器件(DUT)的信號周期和測試波形,以及每個測試波形相應(yīng)定時沿(輸入驅(qū)動沿d1,d2,d3,d4,輸出比較沿r1,r2,r3,r4)的時間點[9]. 基于V93000的4X配置方式是:通過在一個周期內(nèi)設(shè)置4個數(shù)據(jù)驅(qū)動沿完成4位向量的輸入,4個輸出比較沿完成各個輸出信號的采樣和比較. 4X配置方式的數(shù)據(jù)讀取速度是一般配置方式下的4倍,測試配置的編程下載時間將大大減少,同時每個通道可容許的向量深度是現(xiàn)有向量深度的4倍.

        圖 2 為4X模式示意圖,表示在T0~T1一個周期內(nèi),時鐘引腳CCLK的邏輯值為“1111”(由于時鐘是脈沖信號,每個脈沖時鐘需要 2個時間驅(qū)動來完成,相應(yīng)的在4X模式下時鐘需要8個驅(qū)動沿[10]),數(shù)據(jù)輸入腳的邏輯值為“0110”,4個輸出比較沿對輸出引腳進(jìn)行采樣. 圖 3 為基于ATE的一般配置方式及4X配置方式得到的配置向量.

        圖 2 4X配置方式示意圖Fig.2 Schematic diagram of 4X configuration mode

        圖 3 一般配置方式及4X配置方式下的配置向量Fig.3 Configuration vectors in general configuration and 4X configuration mode

        2.2 測試實現(xiàn)

        為了驗證4X配置方式下的測試時間優(yōu)化效果,本文選取Xilinx公司Virtex-7系列千萬門級FPGA-XC7VX485T[11]電路的一段LVCMOS15電平模式配置向量進(jìn)行測試. 該配置文件大小為410 M,如此大的數(shù)據(jù)量要求找到一種快速配置方式來滿足向量深度以及測試時間的需求.

        選擇32 b從并配置模式,采用一般配置方式對FPGA進(jìn)行在系統(tǒng)配置. 該電平模式下的單次配置時間為1.047 s,實驗數(shù)據(jù)如圖 4 所示.

        圖 4 一般配置方式測試結(jié)果Fig.4 Test results of general configuration mode

        選擇32 b從并配置模式,采用4X配置方式對FPGA進(jìn)行在系統(tǒng)快速配置. 該電平模式下的單次配置時間為271.329 ms,實驗數(shù)據(jù)如圖 5 所示.

        圖 5 4X配置方式測試結(jié)果Fig.5 Test results of 4X configuration mode

        實驗數(shù)據(jù)表明:采用4X配置方式,F(xiàn)PGA的單次配置時間由1.047 s壓縮到271.329 ms,測試時間是一般配置方式的25.9%,配置時間減少了74.1%,說明該方法是優(yōu)化測試時間的有效方法. 但是FPGA單次測試時間依舊在幾百毫秒量級,對于需要多次配置的FPGA來說,該方法不能滿足量產(chǎn)測試對于測試時間的要求.

        本文將V93000的4X配置方式與FPGA的多幀寫位流壓縮相結(jié)合,對配置向量進(jìn)行壓縮,降低對測試系統(tǒng)向量空間的需求,對單次配置時間進(jìn)行進(jìn)一步優(yōu)化.

        3 多幀寫位流壓縮與測試實現(xiàn)

        3.1 FPGA多幀寫位流壓縮

        多幀寫位流壓縮方式是對FPGA配置位流文件進(jìn)行壓縮. 該方法以行為單位,通過統(tǒng)計位流文件中配置數(shù)據(jù)相同的幀,并將這些相同的幀放在一起進(jìn)行配置,先以普通模式配置第一幀,接著用壓縮方式配置其余幀,而不是嚴(yán)格按照幀地址順序進(jìn)行配置,并且不需要在芯片內(nèi)部構(gòu)建解壓縮電路. 位流壓縮的原理如圖 6 所示.

        圖 6 位流壓縮原理Fig.6 The principle of bitstream compression

        3.2 測試實現(xiàn)

        同樣以Xilinx公司Virtex-7系列千萬門級FPGA-XC7VX485T電路的一段LVCMOS15電平模式下的配置向量為例,對4X配置方式與FPGA的多幀寫位流壓縮相結(jié)合的測試方法的測試時間優(yōu)化效果進(jìn)行驗證.

        圖 7 多幀寫位流壓縮+4X配置方式測試結(jié)果Fig.7 Test results of combining multi frame write bitstream compression with 4X configuration mode

        選擇32 b從并配置模式, 4X配置方式下, 結(jié)合多幀寫位流壓縮方式, 對FPGA進(jìn)行在系統(tǒng)快速配置. LVCMOS15電平模式的配置時間為47.834 ms, 實驗數(shù)據(jù)如圖 7 所示.

        實驗數(shù)據(jù)表明:在4X配置方式的基礎(chǔ)上, 采用FPGA的位流壓縮方法, 配置時間由271.329 ms 減少到47.834 ms, 成功地把單次配置時間控制在了100 ms以內(nèi), 測試時間壓縮了82.4%. 即采用V93000的4X配置方式與FPGA的位流壓縮相結(jié)合的方法, FPGA的單次配置時間由1.047 s減少到47.834 ms, 測試時間壓縮了95.5%. 該方法大大減少了FPGA的在系統(tǒng)配置時間, 提高了測試效率, 節(jié)約成本, 滿足了大容量FPGA測試對于測試時間的要求.

        4 結(jié)束語

        本文介紹了FPGA配置模式以及配置流程, 從配置時間開銷的角度出發(fā), 首先采用Advantest公司的V93000 SoC測試系統(tǒng)的4X配置方式對單次配置時間進(jìn)行優(yōu)化. 測試數(shù)據(jù)表明:配置時間減少了74.1%, 是優(yōu)化測試時間的有效方法. 但是FPGA單次測試時間依舊保持在幾百毫秒量級, 不能滿足量產(chǎn)測試對于測試時間的要求. 進(jìn)一步提出V93000的4X配置方式與FPGA的位流壓縮相結(jié)合的方法, FPGA的單次配置時間由1.047 s減少到47.834 ms, 測試時間壓縮了95.5%, 大大提高了FPGA在系統(tǒng)配置速度, 解決了FPGA測試數(shù)據(jù)配置與測試時間的矛盾. 研究結(jié)果可為高性能大容量FPGA測試時間提供一種新的優(yōu)化方法.

        猜你喜歡
        電平向量芯片
        向量的分解
        聚焦“向量與三角”創(chuàng)新題
        芯片測試
        向量垂直在解析幾何中的應(yīng)用
        NPC五電平Z源逆變器的設(shè)計研究
        多通道采樣芯片ADS8556在光伏并網(wǎng)中的應(yīng)用
        向量五種“變身” 玩轉(zhuǎn)圓錐曲線
        基于三電平光伏并網(wǎng)逆變器控制系統(tǒng)的研究與實踐
        基于NPC三電平變換器的STATCOM研究
        電測與儀表(2015年2期)2015-04-09 11:28:58
        一種多電平逆變器及其并網(wǎng)策略
        電測與儀表(2014年7期)2014-04-04 12:09:32
        国内免费AV网站在线观看| 无码爽视频| 免费操逼视频| 国产精品6| 少妇高潮紧爽免费观看| 亚洲女同同性一区二区| 丰满少妇呻吟高潮经历| 热99re久久精品这里都是免费| 亚洲情精品中文字幕有码在线| 久久av粉嫩一区二区| 国语对白做受xxxxx在| 久久免费网国产AⅤ| 久久精品国产视频在热| 国产一区二区三区仙踪林| 2021国产精品国产精华| 永久无码在线观看| 亚洲码无人客一区二区三区| 亚洲youwu永久无码精品| 7777奇米四色成人眼影| 国产中文字幕乱码在线| 有码视频一区二区三区| 欧美性猛交xxxx免费看蜜桃 | 国产精品成人无码久久久久久 | 一区二区视频网站在线观看| 男人的天堂一区二av| 人妻少妇边接电话边娇喘| 色窝窝无码一区二区三区2022 | AV熟妇导航网| 国产精品日韩av一区二区| 性裸交a片一区二区三区| 另类专区欧美在线亚洲免费| 开心激情网,开心五月天| 精品国产品香蕉在线| 久久发布国产伦子伦精品| 国产亚洲精选美女久久久久| 在线观看国产激情视频| 日韩精品无码中文字幕电影| 亚洲专区路线一路线二天美| 蜜桃国产精品视频网站| 奇米影视第四色首页| 国产精品三级一区二区按摩|