尹 俊，倪發(fā)福，張建川，李運杰，鄭洋德，白 曉，張亞鵬，張鵬鳴，王彥瑜,*

(1.中國科學院 近代物理研究所，甘肅 蘭州 730000；2.中國科學院大學，北京 100049)

為實現(xiàn)在蘭州地區(qū)對次級帶電宇宙射線繆子(μ子)測量研究，中國科學院近代物理研究所設(shè)計了一款小型宇宙線探測儀[1]。通過在較大范圍的不同地區(qū)部署該裝置，結(jié)合GPS標準時間(UTC)精確測量每個μ子到達地表的時間，為離線計算宇宙射線入射角分辨提供精確的數(shù)據(jù)支持[2]。同時測量μ子到達脈沖與衰變脈沖之間的時間間隔，獲得單個μ子1次衰變的壽命[3]。公認的μ子壽命準確值為2.197 03 μs，為提高時間測量精度(RMS)，要求電子學系統(tǒng)的時間分辨好于100 ps。目前基于FPGA的時間測量已達到50 ps以下精度[4-6]，滿足時間間隔測量需求，但無法對不同地區(qū)的粒子事件進行同步時間標記。本文基于FPGA設(shè)計一款時間-數(shù)字轉(zhuǎn)換器(TDC)，對脈沖邊沿的精密時間間隔測量進行分析與測試，并研究使用GPS標準時間對脈沖信號進行同步時間標記的方法。

1 電路總體設(shè)計

用于μ子脈沖時間測量的電路結(jié)構(gòu)如圖1所示，采用Altera公司型號為Cyclone Ⅳ EP4CE55F23C6N的FPGA作為主控芯片。FPGA內(nèi)包含4通道TDC測量電路和4通道符合預(yù)判選電路。該電路還包括以太網(wǎng)數(shù)據(jù)通信模塊和GPS模塊，GPS模塊每秒會輸出1個與UTC同步的脈沖信號(1 PPS信號)，TDC同時測量μ子信號與1 PPS信號的上升沿到達時間，以1 PPS信號為基準將粒子信號在UTC軸上進行標記。符合預(yù)判選電路采用FPGA 250 MHz倍頻時鐘使輸入脈沖同步，用與門邏輯進行兩個時鐘周期(8 ns)以內(nèi)的符合預(yù)判選，生成的符合觸發(fā)信號作為TDC數(shù)據(jù)保存的使能標識[7]。直接使用TDC提供的時間標記也可應(yīng)用于粒子事例判選，但數(shù)據(jù)位數(shù)較多，增加了數(shù)據(jù)處理的復(fù)雜程度。結(jié)合與門預(yù)判選邏輯去除電子學熱噪聲信號，能減少后續(xù)處理數(shù)據(jù)量，在多通道計數(shù)時減小通信帶寬[8]。

2 基于FPGA的TDC設(shè)計

TDC采用粗計數(shù)+細時間測量相結(jié)合的方式精確測量μ子脈沖信號時間[9]。粗計數(shù)的時間精度取決于時鐘頻率，由于事件脈沖的隨機性，其前沿與相鄰時鐘上沿之間會有小于1個時鐘周期的時間間隔，這段時間差需借助時間內(nèi)插技術(shù)進行測量[10]。以所選Cyclone Ⅳ系列的FPGA為例，F(xiàn)PGA內(nèi)最小邏輯單元LE的Carry-in與Carry-out之間的延時在45～100 ps之間，這些小延時單元非常適合用于構(gòu)建延時鏈實現(xiàn)時間內(nèi)插[11]?；贔PGA加法進位延時鏈構(gòu)建的TDC如圖2所示，其功能主要包含粗計數(shù)和細時間測量兩個部分。

圖1 基于FPGA的TDC時間測量電路結(jié)構(gòu)Fig.1 Structure of time measurement circuit of TDC based on FPGA

圖2 基于FPGA加法進位延時鏈的TDC Fig.2 TDC based on FPGA carry-in delay chain

2.1 粗計數(shù)

圖3 粗計數(shù)結(jié)構(gòu)Fig.3 Structure of coarse counter

在FPGA內(nèi)使用250 MHz倍頻時鐘驅(qū)動二進制計數(shù)器可實現(xiàn)最小4 ns時間間隔測量，若要以GPS的1 PPS信號作為時間基準實現(xiàn)1 s的動態(tài)測量范圍，計數(shù)器位寬至少需28 bit。而隨著二進制計數(shù)器位數(shù)的增多，其進位時間變長，計數(shù)精確性對時鐘精度和FPGA內(nèi)部邏輯布局布線的時序要求較高[12]。為避免時鐘抖動導(dǎo)致計數(shù)誤差，設(shè)計一種進位時間更短、計數(shù)更穩(wěn)定的計數(shù)器，如圖3所示。用若干位數(shù)較少的計數(shù)器組合成一位數(shù)較多的計數(shù)器，其中最末端的計數(shù)器由倍頻時鐘驅(qū)動，當其計數(shù)計滿時將進位CE管腳使能，控制處于較高位的計數(shù)器計數(shù)；當下1個時鐘沿到來時，所有的計數(shù)器同時翻轉(zhuǎn)，這樣整個計數(shù)器進位所需的時間等于單個計數(shù)器的進位時間，可有效減少時鐘抖動時引起的計數(shù)誤差。本設(shè)計采用4個7位二進制計數(shù)器構(gòu)成一28 bit計數(shù)器，計數(shù)器時鐘頻率為250 MHz，可實現(xiàn)1.073 s的粗時間動態(tài)測量范圍。

2.2 細時間收斂與校準

由于FPGA加法進位延時鏈單位延時時間(碼寬)不均勻，易受溫度、電壓影響導(dǎo)致實測碼寬一致性較差。文獻[13]提出了一種Wave-Union多邊沿切割的方法來使延時時間收斂，其具體原理如圖4所示。圖4中方格內(nèi)的數(shù)字代表延時鏈位置編碼(bin)，方格寬度大小代表延時時間。脈沖信號到來時將進入延時鏈的不同位置，生成多個上升沿向前傳遞，通過自主設(shè)定兩個上升沿的位置間隔，避免兩個上升沿同時進入超大的bin。當某個上升沿進入超大bin并延遲較長時間時，其他的沿會繼續(xù)在較小的bin之間移動，結(jié)果等效為一較大的bin被切割成幾個較小的bin。使用自主設(shè)定的信號沿越多，位置編碼的結(jié)果越大，超大bin寬被切割得越細，從而使TDC精度得到顯著提高。

使用多沿切割測量得到的bin寬仍不嚴格等長，需繼續(xù)采用bin-by-bin按位校準的方法來進一步改善時間非線性[14]，校準原理是用每個bin中間位置的時間來代表落入該bin的所有脈沖的時間，建立一編碼-時間查找表，從而保證測量所得的RMS最小。圖5為bin-by-bin時間校準方法示意圖，假如所有bin寬測量值已存入陣列ωk中，那么第n個bin正對其中間的時間tn為：

圖4 Wave-Union法提高時間精度的原理Fig.4 Diagram of improving time accuracy by Wave-Union method

(1)

圖5 bin-by-bin時間校準方法示意圖Fig.5 Diagram of time calibration method of bin-by-bin

3 TDC性能測試與分析

3.1 碼寬及非線性測試

使用碼密度法對細時間碼寬與非線性進行測試：將大量隨機信號送入延時鏈，測量結(jié)果中各編碼出現(xiàn)的頻率與該碼的延遲時間呈正比，結(jié)合編碼時間總和為1個時鐘周期，可推算出單個碼寬時間。圖6a為單邊沿與雙邊沿TDC編碼延遲時間測試結(jié)果對比，原始碼寬約為60～80 ps，經(jīng)雙邊沿切割后大部分碼寬低于40 ps。圖6b為編碼-時間轉(zhuǎn)換曲線對比圖，其中單邊沿1 LSB=40.38 ps，雙邊沿1 LSB=16.68 ps。

原始碼寬與bin-by-bin校準后時間非線性對比如圖7所示。原始碼寬微分非線性(DNL)范圍為-0.99～1.37 LSB，積分非線性(INL)范圍為-0.89～1.48 LSB，bin-by-bin校準后DNL為-0.3～0.33 LSB，INL為 -1.09～0.42 LSB，校準后DNL降低73.3%，INL降低36.2%。

3.2 TDC RMS測試

采用電纜延遲法對雙邊沿TDC RMS進行測量[15]，RMS測試平臺如圖8所示，將1個信號源脈沖信號用T型連接器分路后經(jīng)不同長度的同軸線纜連接TDC的A、B通道。因兩通道脈沖信號同源，其到達TDC通道的時間差由電纜長度決定，不會因信號源抖動而引入誤差。改變同軸線長度可得到不同延時時間，進而統(tǒng)計出TDC的RMS。在實驗室使用1 GHz帶寬示波器測量同軸線長度相差1、2和3 m的時間差分別為5.34、10.76和15.82 ns。TDC測量得到的時間延遲統(tǒng)計結(jié)果如圖9所示，其中1、2和3 m的延遲時間平均值(Xc)依次為5 360.34、10 904.6和16 000.11 ps，RMS依次為36.17、44.97和34.79 ps，可看出，兩個TDC通道之間RMS小于45 ps，TDC測量線性度好于0.1%。該TDC時間精度滿足對不同脈沖前沿時刻的鑒別，同時也滿足對同一個脈沖前沿與后沿時間差的測量需求，能應(yīng)用于脈沖寬度測量[16]。

圖6 單邊沿與雙邊沿TDC碼寬測量結(jié)果對比Fig.6 Comparison of bin width in single-edge TDC and double-edge TDC

圖7 原始碼寬與bin-by-bin校準后DNL、INL對比Fig.7 Comparison of DNL and INL between original bin and after bin-by-bin calibration

圖8 RMS測試平臺Fig.8 RMS test platform

4 基于TDC與GPS的UTC標記測試

在實驗室用信號源輸出脈沖信號，經(jīng)T型連接器分路后用等長同軸線輸入不同探測儀的TDC測量通道，表1為脈沖事件時間信息。通過式(2)獲取脈沖信號的絕對時間，由于FPGA接收并解碼GPS數(shù)字量時間相對1 PPS信號邊沿有ms量級的延遲，探測儀數(shù)據(jù)處理模塊需補償該延遲量得到與1 PPS信號同步的時間值[17]。以探測儀0的TDC通道為例，GPS給出的UTCtutc加上ms修正值th取整數(shù)秒，再加上脈沖信號tsig與1 PPS信號t1pps之間的時間差值，即可得到脈沖事件的準確時間(以24 h為1個時間標記周期)為t0=13 699.040 095 752 671 875 s。

t=Round(tutc+th)+(tsig-t1pps)

(2)

同理，探測儀1的TDC通道信號時間為t1=13 699.040 095 752 515 625 s，兩路信號時間相差156.25 ps，測量結(jié)果反映了該組信號是同源的特征。

5 結(jié)論

本文針對宇宙射線測量實驗對μ子脈沖時間測量的要求，設(shè)計了4通道基于FPGA的TDC測量電路，經(jīng)過多邊沿切割與bin-by-bin按位校準優(yōu)化，雙邊沿TDC RMS達到45 ps，滿足對脈沖信號前沿時間測量的要求?；贔PGA的全數(shù)字化TDC設(shè)計具備較大的靈活性與通道可擴展性，單芯片設(shè)計方案減少了電路成本。同時結(jié)合GPS UTC標記將不同探測儀記錄數(shù)據(jù)進行匯總、離線分析，從而能將該探測儀大規(guī)模推廣組建探測網(wǎng)絡(luò)進行地表宇宙線測量實驗。

a——同軸線長度相差1 m；b——同軸線長度相差2 m；c——同軸線長度相差3 m；d——TDC測量線性度圖9 TDC RMS測量結(jié)果Fig.9 Result of TDC RMS test

探測儀編號信號上升沿粗計數(shù)信號上升沿細時間1 PPS粗計數(shù)1 PPS細時間UTC日期ms修正00x03F8CE610x004D0x035FDA5F0x002203:48:19.3842018-01-12+09210x04B5C3AC0x00160x041CCFA90x00F503:48:19.1642018-01-12+116