汪彥彥 陳 婷 鄭 昱

(西安電子工程研究所 西安 710100)

0 引言

隨著無線通信的發(fā)展和多種業(yè)務(wù)傳輸?shù)男枨?，根?jù)需求相繼出現(xiàn)了不同的通信體制的通信系統(tǒng)或設(shè)備，為了更好地使各種通信系統(tǒng)能夠相互兼容，在1992年Joseph Mitola博士提出了軟件無線電的概念，是指多頻段無線電，它具有寬帶的天線、前端、模數(shù)和數(shù)模變換，能通過軟件來定義多個空中接口和協(xié)議，理想狀態(tài)物理接口都可以通過軟件來定義，實現(xiàn)多種通信功能于一體的一種技術(shù)[1-2]。

軟件無線電的中心思想是在一個開放的、通用的、標(biāo)準(zhǔn)的硬件平臺上盡可能多地通過軟件編程，實現(xiàn)一種具有多模式、多速率、多頻段的通信功能的開放式硬件體系架構(gòu)，盡可能多地利用軟件實現(xiàn)通信功能，從而使不同的通信系統(tǒng)可以在統(tǒng)一的硬件平臺或架構(gòu)下相互兼容，因此理論上只要硬件系統(tǒng)可以支持，就可以利用軟件增加相應(yīng)的通信功能，可以實現(xiàn)任意頻段的通信功能，具有很強的靈活性和開放性。其最終目標(biāo)是基于軟件無線電技術(shù)，采用標(biāo)準(zhǔn)的、高性能的開放式總線結(jié)構(gòu)，以利于硬件模塊的不斷升級和擴展，最終使一個移動終端可以在不同系統(tǒng)和平臺間暢通無阻地進行通信，理想的軟件無線電如圖1所示。

軟件無線電是集通信、計算機、微電子和信號處理等技術(shù)于一體，受數(shù)字信號處理和采樣能力以及集成套片能力限制，軟件無線電目前還沒有發(fā)展到理想的標(biāo)準(zhǔn)，我們只能利用現(xiàn)有的技術(shù)條件來實現(xiàn)基于軟件無線電思想的通用硬件平臺，隨著電子元器件等技術(shù)的不斷發(fā)展，軟件無線電技術(shù)也將會在多種領(lǐng)域落地開花[3]。

1 通用硬件平臺設(shè)計思想

1.1 設(shè)計思路

目前通用硬件平臺實現(xiàn)主要有兩種組合方法，一是射頻集成套片+可編程邏輯器件，二是離散器件+可編程邏輯器件，其中離散器件主要包括混頻器、高速AD/DA、濾波器等分立元器件[5]。

第一種方案的好處是平臺的小型化、軟件化程度較高，更貼近軟件無線電的思想，功耗低，大部分功能可通過軟件實現(xiàn)，后續(xù)維護和升級成本較低。缺點是平臺性能和可支持頻段主要是取決于射頻集成套片的發(fā)展水平。

第二種方案的好處是由于離散器件功能單一，器件性能、頻段可選范圍較寬，平臺支持的頻段和整體性能可能會較好。缺點是功耗較大，平臺尺寸較大，調(diào)試工作量大，并對設(shè)計人員的工程經(jīng)驗要求較高，針對不同的頻段、不同的模式需要不同的濾波器，軟件可控程度較低，后續(xù)維護升級成本較高。

綜上比較，為了充分體現(xiàn)軟件無線電硬件平臺的通用性、開放性、軟件可配置的特點，本文選擇射頻集成套片+可編程邏輯器件方法實現(xiàn)，收發(fā)采用TDD模式。

1.2 主要器件選擇

軟件無線電通用硬件平臺選用AD9361+FPGA架構(gòu)為平臺方案，平臺功能主要是射頻收發(fā)集成和信號處理控制兩部分，是一款功能高度集成的解決方案。其中AD9361是ADI公司的一款高性能、高集成度的射頻收發(fā)芯片，工作頻段為70MHz～6GHz，支持通道帶寬為200kHz～56MHz，滿足目前大部分通信系統(tǒng)的帶寬傳輸需求。芯片內(nèi)部集成了模擬濾波、混頻器、數(shù)據(jù)轉(zhuǎn)換器、發(fā)射和接收通道的頻率合成器以及包括可編程增益、直流偏置校準(zhǔn)等數(shù)字域的其他功能，在FDD和TDD模式下均可以工作[4]。AD9361功能如圖2所示。

AD9361和FPGA器件的連續(xù)互連架構(gòu)能夠提供快速﹑一致的信號延時，硬件集成度高，同時可以進行仿真來檢驗設(shè)計，減小設(shè)計失誤，避免浪費，降低風(fēng)險，設(shè)計完成后，使用下載電纜將設(shè)計編程到器件中，目前FPGA主要廠家有XILINX和ALTERA公司，其中ALTERA的中端器件相對價格低，尤其它的設(shè)計軟件QuartusⅡ簡單易操作，考慮到邏輯器件的容量適用性和硬件平臺的通用性，本方案采用ALTERA公司的EP2C50F484C8系列表貼復(fù)雜可編程邏輯器件做處理器。

1.3 通用硬件平臺組成及性能指標(biāo)

在軟件無線電設(shè)計理念下通用硬件平臺首先應(yīng)該具備很好的通用性和開放性，綜合考慮平臺的輸出功率、輸入信號格式以及供電需求等因素，軟無平臺的組成如圖 3所示 ，主要由FPGA、AD9361、功放、可調(diào)濾波器、電源模塊、接口轉(zhuǎn)換模塊、本振等組成。

通用硬件平臺中主要功能芯片為FPGA和AD9361。FPGA主要實現(xiàn)發(fā)射數(shù)字波形產(chǎn)生、接收信號處理、時序控制以及接口適配。AD9361主要完成基帶數(shù)字波形和射頻信號之間的變頻濾波以及增益控制。外圍功放電路是對AD9361產(chǎn)生的射頻信號進行放大到1W，可提高平臺與其他射頻通道的適配性?？紤]AD9361內(nèi)部的濾波器性能受限，為確保信號的質(zhì)量，提高通信可靠性和有效性，在波形產(chǎn)生時增加了成型濾波，并在板上設(shè)計了兩個可調(diào)濾波器對功放輸出的發(fā)射信號和接收的射頻信號進行濾波。

硬件平臺的時鐘采用統(tǒng)一高穩(wěn)晶振為FPGA和AD9361提供本振信號，實現(xiàn)發(fā)射信號的相參性，在接收時也避免了時鐘相參帶來的頻率偏移，從而提高解調(diào)靈敏度。

硬件平臺接口適配電路主要是針對常用的串口、網(wǎng)口、SPI口和FPGA進行適配，選用常規(guī)成熟套片完成，滿足標(biāo)準(zhǔn)數(shù)據(jù)流的傳輸需求。

主要性能指標(biāo)設(shè)計：

1)工作頻段：600MHz～680MHz；

2)調(diào)制帶寬：200kHz～32MHz；

3)峰值發(fā)射功率：不小于1W；

4)功耗：不大于15W；

5)接口：網(wǎng)口、串口、SPI口；

6)供電：5V。

1.4 通用硬件平臺的PCB設(shè)計

軟件無線電通用硬件平臺主要包括射頻、電源、AD9361、FPGA、接口適配幾部分，考慮到板卡的功能和功耗、體積等因素，在硬件平臺設(shè)計時主要有以下幾個設(shè)計難點：

一是選擇器件時采用高集成、低功耗器件，其中FPGA和AD9361以及網(wǎng)絡(luò)處理等器件都屬于高速處理芯片，管腳分布密集，控制信號相對集中，器件布局有很大困難。

二是板卡尺寸較小，射頻模擬和數(shù)字信號在板上的距離相對較近，信號隔離和板卡散熱等因素對平臺的指標(biāo)實現(xiàn)都非常關(guān)鍵。

還有板上的器件種類較多，模電數(shù)電混合，各器件的供電需求不盡相同，在電源選擇上需要充分考慮電流分配和電源隔離。

通過分析上述設(shè)計難點，在硬件平臺的PCB設(shè)計中采取了相關(guān)的解決方案。

首先針對多種電源并存現(xiàn)象，在布板時充分考慮到EMC和信號完整性的相關(guān)問題，除了采用常規(guī)的電源隔離、增加去耦電容、減小走線長度等措施外，在板層設(shè)置上，采用了專用的電源層和地層，對模電、數(shù)電、不同伏值的電源都進行了仔細(xì)分片處理，同時根據(jù)信號傳輸方向在信號層也做了相應(yīng)的隔離處理，很大程度地消除電磁干擾[6]。

其次針對射頻電路專門進行了設(shè)計，從板卡布局上進行模擬和數(shù)字的分離，對收發(fā)通道的隔離采用大面積布地，并對收發(fā)信號線隔離。同時為了更好解決自身散熱問題，主要對功放電路采取板卡背面大面積覆銅，緊密接觸散熱塊，最后板卡的熱量通過承載的結(jié)構(gòu)殼體進行散熱。

在硬件平臺設(shè)計中PCB布線工程量是最大的，在硬件平臺整個走線中，一般都采用是45°或者135°的走線以及弧形走線方式，確保信號的完整性。

通過以上幾種措施確保了信號的完整性，實現(xiàn)通用硬件平臺綜合性能指標(biāo)的優(yōu)化設(shè)計，軟無通用硬件平臺最終PCB設(shè)計版圖如圖5所示。

1.5 通用硬件平臺的軟件設(shè)計

軟件無線電通用硬件平臺軟件流程圖如圖6所示。平臺的控制軟件和信號處理軟件都通過FPGA實現(xiàn)，開發(fā)環(huán)境使用ALTERA的QuartusII9.0，仿真工具采用Signaltap，開發(fā)語言選擇VHDL。軟件模塊主要包括信號處理、波形產(chǎn)生、參數(shù)命令生成、接口數(shù)據(jù)轉(zhuǎn)換等。

硬件平臺在上電后首先進行初始化，在沒有外控命令狀態(tài)下，平臺默認(rèn)在接收狀態(tài)，按照默認(rèn)接收工作模式搜索空間中的射頻信號，同時在人機測試界面上可以顯示當(dāng)前狀態(tài)，并進行參數(shù)設(shè)置，工作流程如下。

2 通用硬件平臺的實物測試

通用硬件平臺測試包括靜態(tài)測試和動態(tài)測試。靜態(tài)測試主要是對板卡供電、靜態(tài)電流、信號走線、底板噪聲等指標(biāo)進行測試。動態(tài)測試是通過對FPGA和AD9361進行配置編程，使其工作在正常狀態(tài)，按照配置參數(shù)對FPGA送入的基帶波形變換生成所需的射頻信號，如圖8所示，用戶在操作界面上首先連通串口，選中使能，然后設(shè)置各種控制參數(shù)，點擊“加載寄存器”按鈕，指令通過PC串口傳給硬件平臺，在FPGA中編程生成不同模式的基帶數(shù)字波形，同時FPGA對AD9361的寄存器進行配置，產(chǎn)生多種模式的射頻信號。平臺信號輸出可通過頻譜儀觀察平臺輸出信號的格式、參數(shù)是否滿足設(shè)計指標(biāo)，如圖9、圖10所示頻譜儀上分別顯示利用硬件平臺分別產(chǎn)生了中心頻率在610MHz、670MHz的不同帶寬調(diào)制信號。

為了防止輸出信號超過頻譜儀最大功率，測試時在設(shè)備輸出增加了30dB衰減器，單板功耗10W，測試結(jié)果滿足設(shè)計指標(biāo)。

3 結(jié)束語

軟件無線電通用硬件平臺的設(shè)計對于將多種通信系統(tǒng)進行硬件小型化、功能軟件化都起到了促進作用。經(jīng)過測試，該通用硬件平臺的指標(biāo)和功能滿足設(shè)計需求。后期應(yīng)用通過調(diào)整濾波器的型號、下載不同的軟件模塊，使得平臺可以適用多種應(yīng)用場景，在工程上具有很強的實用性，未來在軟件無線電技術(shù)研究上也有重要的參考價值。