周海進 雷國忠 康 穎 王嘉煜 張思明

(西安電子工程研究所 西安 710100)

0 引言

隨著現(xiàn)代雷達技術(shù)的不斷進步，有源相控陣雷達向數(shù)字化方向發(fā)展的趨勢和應(yīng)用需求日益強烈。與傳統(tǒng)相控陣雷達相比，其具有動態(tài)范圍大、多波束、系統(tǒng)工作可靠性高等優(yōu)點[1-4]。數(shù)字收發(fā)陣列模塊作為此型雷達的關(guān)鍵部件，在系統(tǒng)設(shè)計中占據(jù)舉足輕重的地位，其設(shè)計研制的難點不僅在于需要完成雷達探測信號的數(shù)字化收發(fā)，上、下行數(shù)據(jù)的預處理及傳輸功能[5-7]，還應(yīng)具備高集成、輕量化的特點，以滿足大型數(shù)字相控陣雷達系統(tǒng)的應(yīng)用要求。

本文中基于數(shù)字化、集成化的設(shè)計思想，詳細介紹了一種S波段8通道數(shù)字收發(fā)陣列模塊的設(shè)計方法。通過將直流電源轉(zhuǎn)換、基帶數(shù)據(jù)預處理及傳輸、數(shù)字-中頻信號轉(zhuǎn)換及收發(fā)、本振功分及上下變頻、時鐘信號分配網(wǎng)絡(luò)、射頻收發(fā)等功能模塊開展一體化設(shè)計，結(jié)合數(shù)?；旌霞杉夹g(shù)和多層微波-數(shù)字混壓PCB技術(shù)的應(yīng)用，實現(xiàn)了多通道數(shù)字收發(fā)模塊的高度集成，為進一步開展全數(shù)字收發(fā)有源相控陣雷達系統(tǒng)的研制提供了有效支撐。

1 組成與功能

如圖1所示，多通道數(shù)字收發(fā)陣列模塊在雷達系統(tǒng)中處于信號處理機與輻射天線陣列之間。內(nèi)部主要由直流電源變換、光電轉(zhuǎn)換、基帶數(shù)據(jù)傳輸及預處理、系統(tǒng)時鐘/本振功分網(wǎng)絡(luò)及8路收發(fā)通道等五大部分組成。各部分的主要功能為：

1)直流電源變換：包括DC-DC轉(zhuǎn)換及線性穩(wěn)壓，主要功能是將外部集中式電源送入的+28V電壓轉(zhuǎn)換為各功能器件所需的電壓類型；

2)光電轉(zhuǎn)換：完成基帶數(shù)據(jù)及控制信號在光纖與FPGA之間的傳輸轉(zhuǎn)換；

3)基帶數(shù)據(jù)傳輸及預處理：通過FPGA芯片完成信號在模塊與外部信號處理機間的傳輸及部分預處理功能；

4)系統(tǒng)時鐘/本振功分網(wǎng)絡(luò)：對外部送入模塊的系統(tǒng)時鐘/本振信號進行多路等功率、同相位分配，并傳送至各收發(fā)通道；

5)收發(fā)通道：發(fā)射端主要完成激勵信號波形產(chǎn)生、數(shù)模轉(zhuǎn)換(DAC)、上變頻及小信號放大、大功率飽和放大及射頻濾波輸出等功能；接收端主要完成對回波信號的低噪聲放大、下變頻及濾波處理、模數(shù)轉(zhuǎn)換(ADC)及數(shù)字正交下變頻等處理。

2 關(guān)鍵部分設(shè)計思路

2.1 收發(fā)通道設(shè)計

數(shù)字收發(fā)陣列模塊的收發(fā)通道設(shè)計與傳統(tǒng)的模擬收發(fā)陣列模塊通道設(shè)計稍有不同，主要區(qū)別體現(xiàn)在各通道內(nèi)部需對收發(fā)信息進行數(shù)字化處理。若采用分立式元器件搭建鏈路，不僅成本昂貴，且不符合數(shù)字陣列模塊高集成度設(shè)計的要求。在本設(shè)計中，我們將信號數(shù)模/模數(shù)轉(zhuǎn)換及上、下變頻部分集成設(shè)計為數(shù)?；旌霞赡K，與后端模擬收發(fā)放大模塊搭配構(gòu)成完整收發(fā)通道，原理組成框圖如圖2所示。發(fā)射狀態(tài)下，信號處理機發(fā)送的I/Q基帶數(shù)據(jù)經(jīng)光電轉(zhuǎn)換及FPGA處理后送入數(shù)?；旌霞赡K，與其內(nèi)部的NCO信號進行數(shù)字正交上變頻，產(chǎn)生中頻激勵信號經(jīng)外部中頻濾波器濾除鏡頻和帶外雜散后，送入上變頻器與本振信號相減產(chǎn)生射頻激勵小信號，然后經(jīng)功率放大模塊進行飽和放大，再經(jīng)環(huán)形濾波組件輸出至外部輻射天線。接收時，回波射頻信號經(jīng)限幅低噪放放大、下變頻、中頻濾波、ADC模數(shù)轉(zhuǎn)換及DDC正交下變頻處理后，變?yōu)閿?shù)字信號通過FPGA及光纖傳送至外部信號處理機。

2.2 本振功分網(wǎng)絡(luò)設(shè)計

多通道數(shù)字收發(fā)模塊外部輸入的射頻信號主要包括本振信號和時鐘信號。如圖1所示，兩種信號均需通過一分八功分網(wǎng)絡(luò)分配至各收發(fā)通道，硬件實現(xiàn)則以微帶功分網(wǎng)絡(luò)形式在多層混壓印制板的頂面和底面分別排布以避免交叉?zhèn)鬏?。考慮電磁兼容因素，本振分配網(wǎng)絡(luò)分布于印制板底面，并借助底部結(jié)構(gòu)件殼體開槽形成本振功分網(wǎng)絡(luò)傳輸封閉腔。信號經(jīng)一分二功分器級聯(lián)實現(xiàn)多路分配后，通過貫穿多層混壓印制板的低損耗金屬化過孔傳輸至頂面數(shù)?；旌霞赡K相應(yīng)管腳。圖3和圖4分別給出了本振功分網(wǎng)絡(luò)及低損耗穿層傳輸過孔的仿真模型和計算結(jié)果。

2.3 電源變換設(shè)計

本設(shè)計中，系統(tǒng)送入數(shù)字收發(fā)陣列模塊、供電信號為單一直流+28V電源。模塊內(nèi)部各器件所需電壓如+5V、-5V、模擬/數(shù)字+3.3V、+1.8V等近10種類型均是由+28V通過DC-DC電源變換芯片和線性穩(wěn)壓器(LDO)轉(zhuǎn)換而來，所有電源芯片按就近原則在功能器件周圍排布，以避免遠距離傳輸帶來其他信號串擾。

2.4 光電轉(zhuǎn)換及數(shù)據(jù)傳輸

光電轉(zhuǎn)換在本設(shè)計中是數(shù)字收發(fā)陣列模塊與信號處理機間進行數(shù)據(jù)交互的唯一接口。發(fā)射時，將信號處理機通過光纖送入的各通道幅相控制字、工作模式等信息經(jīng)光電轉(zhuǎn)換后送入FPGA，完成預處理及時序控制后發(fā)送至各收發(fā)通道；接收時，各單元通道回波信號經(jīng)FPGA預處理后送入光電轉(zhuǎn)換模塊，進行電-光信號轉(zhuǎn)換后經(jīng)光纖送入系統(tǒng)信號處理機進行數(shù)據(jù)分析處理。

2.5 熱設(shè)計

多通道數(shù)字收發(fā)陣列模塊的功能復雜，內(nèi)部發(fā)熱器件數(shù)量較多，因此散熱設(shè)計是不容忽視的一個方面。在本設(shè)計中，我們采用液冷散熱的方式，將8個收發(fā)通道并行排布，并對功率放大模塊、電源變換模塊、數(shù)?；旌霞赡K、FPGA等主要器件的熱耗進行了計算，結(jié)合熱學仿真軟件優(yōu)化液冷管道設(shè)計，確保模塊在高溫環(huán)境下可以正常工作。圖5給出了8通道數(shù)字收發(fā)陣列模塊內(nèi)部液冷管道示意圖。

通過上述各關(guān)鍵部分的詳細設(shè)計，實現(xiàn)的多通道數(shù)字收發(fā)陣列模塊樣機尺寸為460mm×300mm×40mm，重量小于6kg。

3 測試結(jié)果

多通道數(shù)字收發(fā)陣列的測試通道數(shù)量較多，且涵蓋數(shù)字和模擬兩部分內(nèi)容，參照傳統(tǒng)收發(fā)陣列采用常規(guī)測試方式難以滿足大型相控陣系統(tǒng)對多通道數(shù)字收發(fā)陣列的指標評估要求，引入自動測試系統(tǒng)及相關(guān)控制軟件是一種比較可行的方式。測試過程中，借助外部標準電源進行集中式供電，模擬信號源產(chǎn)生時鐘/本振兩種信號，利用功率計和頻譜儀測試模塊輸出峰值功率及頻譜特性，利用標準電源讀取工作電流計算得出工作效率，采用Y因子法將輸入的噪聲功率等效為噪聲源的溫度變化，輸出端通過測量噪聲功率變化計算得到接收通道噪聲系數(shù)。圖6、圖7分別給出了帶內(nèi)雜散和偏離主頻1kHz處相位噪聲的測試結(jié)果。模塊可實現(xiàn)的主要的電氣特性指標如下：

工作頻段：S波段；

單通道發(fā)射峰值功率：≥100W；

通道間發(fā)射功率不一致性：≤0.8dB；

最大占空比：20%；

工作效率：≥25%；

發(fā)射信號相位噪聲：≤-105dBc/Hz@1kHz；

帶內(nèi)雜散：≤-65dBc；

接收通道噪聲系數(shù)：≤3.5dB。

4 結(jié)束語

文中介紹了一種S波段8通道數(shù)字收發(fā)陣列模塊的設(shè)計方法，詳細闡述了模塊內(nèi)部各組成部分的工作原理及組成方式，制作了實物樣機并開展相關(guān)測試，評估結(jié)果表明該模塊可以滿足數(shù)字有源相控陣雷達的使用要求，同時也為后續(xù)進一步開展相關(guān)工作奠定了基礎(chǔ)。